什么是CoWoS？ 用最簡單的方式帶你了解半導體封裝！

過去數(shù)十年來，為了擴增芯片的晶體管數(shù)量以推升運算效能，半導體制造技術已從1971年10,000nm制程進步至2022年3nm制程，逐漸逼近目前已知的物理極限，但隨著人工智能、AIGC等相關應用高速發(fā)展，設備端對于核心芯片的效能需求將越來越高; 在制程技術提升可能遭遇瓶頸，但是運算資源需求持續(xù)走高的情況下，透過先進封裝技術提升芯片之晶體管數(shù)量就顯得格外重要。

01
半導體先進封裝技術

這兩年“先進封裝”被聊得很多，“封裝”大概可以類比為對電子芯片的保護殼，保護電路芯片免受外界環(huán)境的不良影響。當然芯片封裝還涉及到固定、散熱增強，以及與外界的電氣、信號互連等問題，而“先進封裝”的核心還在“先進”二字上，主要是針對 7nm 以下晶圓的封裝技術; 然而，人工智能浪潮下，帶動AI服務器需求成長，也帶動英偉達GPU圖形芯片需求，而GPU的CoWoS先進封裝產(chǎn)能供不應求，那究竟什么是CoWoS？

02
什么是CoWoS？

CoWoS 是一種 2.5D、3D 的封裝技術，可以分成“CoW”和“WoS”來看?！癈oW（Chip-on-Wafer）”是芯片堆疊; “WoS（Wafer-on-Substrate）”則是將芯片堆疊在基板上。CoWoS 就是把芯片堆疊起來，再封裝于基板上，最終形成 2.5D、3D 的型態(tài)，可以減少芯片的空間，同時還減少功耗和成本。下圖為CoWoS封裝示意圖，將邏輯芯片及HBM（高帶寬存儲器）先連接于中介板上，透過中介板內(nèi)微小金屬線來整合左右不同芯片的電子訊號，同時經(jīng)由“硅穿孔（TSV）”技術來連結(jié)下方基板，最終透過金屬球銜接至外部電路。

而2.5D與3D封裝技術則是差別在堆疊方式。2.5D 封裝是指將芯片堆疊于中間層之上或透過硅橋連結(jié)芯片，以水平堆疊的方式，主要應用于拼接邏輯運算芯片和高帶寬存儲器; 3D 封裝則是垂直堆疊芯片的技術，主要面向高效能邏輯芯片、SoC 制造。

03
先進封裝不在封裝廠完成？

說到先進封裝，首先想到的會是臺積電而非傳統(tǒng)封測大廠，因為先進封裝已經(jīng)面臨到 7nm 以下，而傳統(tǒng)封裝廠研發(fā)速度已無法跟進晶圓制程的腳步，其中 CoWoS 中的 CoW 部分過于精密，只能由臺積電制造，所以才會造就這番景象。同時，臺積電擁有許多全世界的高端客戶，為此“一條龍”的服務更能同時維持制程與封裝部分的良率，未來面對高階客戶的交付工作也將更為極致。

04
CoWoS的應用發(fā)展

高端芯片走向多個小芯片、內(nèi)存，堆疊成為必然發(fā)展趨勢，CoWoS 封裝技術應用的領域廣泛，包含高效能運算 HPC、AI 人工智能、數(shù)據(jù)中心、5G、物聯(lián)網(wǎng)、車用電子等等，可以說在未來的各大趨勢，CoWoS 封裝技術會扮演著相當重要的地位。

過去的芯片效能都仰賴半導體制程的改進而提升，但隨著元件尺寸越來越接近物理極限，芯片微縮難度越來越高，要保持小體積、高效能的芯片設計，半導體產(chǎn)業(yè)不僅持續(xù)發(fā)展先進制程，同時也朝芯片架構(gòu)著手改進，讓芯片從原先的單層，轉(zhuǎn)向多層堆疊。也因如此，先進封裝也成為延續(xù)摩爾定律的關鍵推手之一，在半導體產(chǎn)業(yè)中引領浪潮。