非侵入式光學探測技術(shù)加快硅片調(diào)試

在尖端設(shè)計中，先進的工藝技術(shù)采用了無法完全用仿真模型描述的復雜時序問題模式，從而促使半導體廠商越來越依賴事后的硅設(shè)計驗證方法和物理調(diào)試方法。在處理多個金屬層互連工藝和先進的封裝技術(shù)時，早期的物理調(diào)試方法遇到的挑戰(zhàn)越來越多。然而，利用新的光學探測技術(shù)，設(shè)計工程師們可以高效率地查找時序錯誤，甚至尖端集成電路中的制造缺陷。先進的硅片調(diào)試系統(tǒng)集成了EDA工具，可以迅速向設(shè)備設(shè)計人員反饋縮短設(shè)計周期和加快批量生產(chǎn)所需的掃描、調(diào)試及特征描述結(jié)果。
隨著高密度工藝技術(shù)的運用，半導體廠商們發(fā)現(xiàn)，僅用現(xiàn)行的設(shè)計仿真方法已不足以確保硅片的早期成功。短信道效應(yīng)、電容耦合、電遷移以及其他電學現(xiàn)象和物理現(xiàn)象，引發(fā)了傳統(tǒng)的線性仿真模型捕捉不到的效應(yīng)。硅絕緣體(SOI)、低k電介質(zhì)、銅和應(yīng)變硅等新材料的引進，是令這個問題惡化的另一個因素。結(jié)果，工程師們面對的是仿真得到的預期時序性能和硅片里的實際結(jié)果之間差異越來越大。制造廠商發(fā)現(xiàn)，能通過時序驗證簽發(fā)的設(shè)計，在硅片中卻不行。其結(jié)果是被迫延長的設(shè)計周期和損失慘重的重復制造，致使設(shè)計成本和掩膜成本在普通IC開發(fā)項目的非經(jīng)常性開支中成為主要部分。
與此同時，對延期進入市場的懲罰卻越來越嚴厲。前不久，制造商們還確信，由于延期推出新產(chǎn)品而損失的收入基本上可以在持續(xù)多年的整個產(chǎn)品生命周期中收回?？墒亲罱庐a(chǎn)品只需數(shù)月就可以實現(xiàn)有效的市場滲透，這就需要盡早取得硅片成功和迅速進入市場，才能保證市場份額和實際利潤。在這種環(huán)境中，工程師們需要具備在節(jié)點級迅速跟蹤信號的能力，發(fā)現(xiàn)實測結(jié)果與預期性能之間的巨大時序差異。

傳統(tǒng)的錯誤隔離技術(shù)
隨著設(shè)計復雜性的提高，要獲得電路性能的節(jié)點級可視性所面臨的難題也急劇增加。在傳統(tǒng)的錯誤隔離法(見圖1)中，工程師們運用一個使用測試系統(tǒng)的電路，比較仿真結(jié)果后再按需要重新設(shè)計該電路。原則上說，只需使用一系列更加專業(yè)化的測試程序，就可以提高用這種方法解決問題的可能，可以用它來查找錯誤的具體位置。然而，在實際中，可能永遠找不到某個錯誤的明確位置。
從引腳得到的錯誤隔離信息，其使用從根本上要受一臺設(shè)備的可用輸入 / 輸出引腳的數(shù)量限制，而這個數(shù)量本身是有限的。因此，調(diào)試尖端設(shè)備的傳統(tǒng)技術(shù)已經(jīng)達到它們的極限—對于高度集成的設(shè)計，比如SoC集成電路，尤其如此。當前的設(shè)計已在每個引腳上用了約11000個晶體管，到2006年，這個比率還會翻倍—從而大大降低仿真和監(jiān)視單個電路節(jié)點活動的能力。
使用掃描結(jié)構(gòu)或內(nèi)置自測試(BIST)結(jié)構(gòu)，已經(jīng)成為許多設(shè)計單位的標準設(shè)計原則。這兩種方法雖然能提高SoC設(shè)計中嵌入式芯核的可觀察性和可控制性，但它們的設(shè)計用途并不是節(jié)點級調(diào)試輔助工具，而是在生產(chǎn)測試過程中幫助迅速做出可以繼續(xù) / 不繼續(xù)決定(go/no-go determination)的技術(shù)。盡管可以通過分析掃描結(jié)果來幫助確定錯誤的位置，但實際的掃描儀不是為了提供詳盡的節(jié)點級可視性而設(shè)計的，因而不能滿足進行時序錯誤分析的要求。結(jié)果，工程師們發(fā)現(xiàn)，掃描只能顯示錯誤所在的區(qū)域，但不能提供最終確定有錯誤的具體電路元件所需的詳細信息。如果無法確定錯誤的具體位置，下一次，工程師們遇到錯誤的危險性更大。

用于錯誤診斷與調(diào)試的節(jié)點級探測技術(shù)
長期以來，節(jié)點級電路探測技術(shù)一直是工程設(shè)計的支柱，在錯誤診斷與調(diào)試中發(fā)揮過重要作用。同基于檢測器的傳統(tǒng)方法一樣，節(jié)點級探測技術(shù)也從衰減中的測試圖形開始。不過，借助這種探測技術(shù)，工程師們可以達到單個節(jié)點級(見圖2)，可以利用網(wǎng)表和CAD數(shù)據(jù)來確定需探測的部位。然后，使用一種二進制檢索法或其他檢索程序來跟蹤延遲傳播，并測量選定網(wǎng)絡(luò)中的待研究節(jié)點的關(guān)鍵時序信號。
機械探測法使用這種方法有很多年了。傳統(tǒng)的機械探測法測試的是電路，可如今的電路設(shè)計已經(jīng)發(fā)展到了0.25mm以下的幾何結(jié)構(gòu)，并且用4層以上的金屬層進行處理，因此，傳統(tǒng)的探測法已經(jīng)不實用了。電子束法為電路診斷提供了一種手段，但是，由于多層金屬造成的進入困難和使用這種技術(shù)需要做大量準備工作，每一次測量都要經(jīng)過很長的周期時間。為了在復雜的電路中創(chuàng)建電子束接入點(access point)，工程師們需要在測試點中進行設(shè)計，或者在真空下用聚焦離子束(FIB)系統(tǒng)—這個系統(tǒng)本身就是一件昂貴的儀器—在模具中鉆孔。工程設(shè)計小組通常需要長達一周的時間—用FIB在模具中鉆一個接入點，用電子束或探針完成一次測量—才能確定一個探測點。
在這么長的周期時間里，各種新技術(shù)已將這種方法淘汰了。晶體管部件的尺寸越來越小，而電子束本身的光點直徑卻比較大，這樣電子束法的實用性就降低了。此外，金屬層的增加實際上是為進入縱深試探點制造了一道屏障。除金屬層增多外，高密度倒裝芯片封裝的出現(xiàn)，也使得從前方進入活動區(qū)幾乎不可能。

光學探測技術(shù)
光學探測技術(shù)，包括激光電壓探測(LVP)和TRE的出現(xiàn)，為從后方分析高金屬層，倒裝芯片封裝集成電路提供了希望。LVP雖然對振動非常敏感，但它不需要真空環(huán)境，而且提供直徑較小的光束，使工程師們能探測更精細的幾何結(jié)構(gòu)。使用這種方法時，工程師們把激光打到模具上的某個特定點上，以此來監(jiān)視開關(guān)期間發(fā)生的電壓調(diào)制。
日益先進的工藝技術(shù)使LVP法的效用越來越低。由于芯片上的電壓隨著工藝技術(shù)的進步而降低，用這種方法測量電壓也變得越來越難了。在90nm工藝下，晶體管特征尺寸很小以致LVP光束會淹沒開關(guān)過程中可能檢測到的少量能量。即使是較大的幾何結(jié)構(gòu)，激光本身的密度也可能引起電效應(yīng)，甚至可能損壞電路。另外，由于這種測量是以電壓調(diào)制為基礎(chǔ)的，LVP法對設(shè)備的電性質(zhì)不穩(wěn)定的硅絕緣體(SOI)設(shè)備不起作用。
皮秒成像電路分析(PICA)技術(shù)引入了測量基于TRE技術(shù)的信號時序和位置的能力。不過，PICA使用的檢測技術(shù)的量子效率仍然非常低，因此需要數(shù)小時的收集時間，它要求測量循環(huán)遠遠低于10ms，這難以解決最常見的調(diào)試問題。硅襯底會過濾掉PICA工作范圍內(nèi)的某些波長，從而降低了它在倒裝芯片應(yīng)用中的效用。

光子輻射測量
使用TRE技術(shù)的非侵入式光學檢測方法，利用與開關(guān)事件相關(guān)的光子輻射，以此提供完全無源的非侵入式解決方案。探測技術(shù)的新進展，使測量時間比以前的各類方法都縮短了很多。在一個開關(guān)事件期間，夾斷區(qū)的電場會加快電荷載流子的運行速度，可以用一臺近紅外探測器(見圖3)通過硅檢測到輻射光子。
在實際中，這種方法在幾分鐘之內(nèi)就可以收集到時間精度小于10皮秒的數(shù)據(jù)(見圖4)。這種測量與抖動的相關(guān)性極高，但最新的技術(shù)可以部署非常低的抖動系統(tǒng)，可以測量的帶寬超過6GHz。

測量裝置
TRE法依賴于一種常見的測試裝置，使用的是生產(chǎn)測試期間使用的定位裝置和加載硬件。通常情況下，待測設(shè)備(DUT)直接與測試系統(tǒng)的測試頭對接，與一個電氣裝置(與生產(chǎn)測試中使用的電氣裝置相似)一道快速運行(見圖5)。用一個機械級(mechanical stage)為紅外線顯微鏡平臺提供導航和定位。該平臺既為導航提供可視成像，也為捕捉信號提供光子探測。
為了激勵DUT，用一個工程技術(shù)驗證測試系統(tǒng)來支持這個極具交互性的調(diào)試過程。該系統(tǒng)通過一條50W的同軸電纜為時序測量提供一個高速基準觸發(fā)信號。加上靈活的配制能力，該工程技術(shù)驗證測試系統(tǒng)可提供迅速有效地檢修工程技術(shù)實驗室里的復雜調(diào)試問題所必需的系列工具。
在調(diào)試過程中，調(diào)試小組—通常包括故障分析專家和設(shè)備設(shè)計人員—用實時成像技術(shù)和來自CAD數(shù)據(jù)庫的層疊布局尺寸數(shù)據(jù)(overlaid layout geometry data)來引導到研究中的特定節(jié)點(見圖6)。在工程測試系統(tǒng)用適當?shù)膱D形集來激勵DUT的時候，設(shè)計小組就以非侵入方式測量特定節(jié)點上的時序信號。
先進的系統(tǒng)與EDA工具集成后，提高了設(shè)計人員識別和隔離錯誤的能力。在現(xiàn)有的工作站環(huán)境中，設(shè)計人員可以使用來自有錯誤的硅片的測試數(shù)據(jù)來激勵EDA環(huán)境里的錯誤仿真。以錯誤仿真結(jié)果為基礎(chǔ)，設(shè)計人員可以查明需探測的可疑節(jié)點，并收集來自錯誤硅片的信號波形。
得到仿真結(jié)果后，設(shè)計人員再把實測結(jié)果與仿真期間獲得的預期時序數(shù)據(jù)進行比較。如果必需，設(shè)計小組還可以追蹤意料之外的結(jié)果，進而到不同節(jié)點去跟蹤信號。如果這樣的話，在獲取這類交互性數(shù)據(jù)的過程中，設(shè)計工程師通常會同時進行特別仿真測試，目的是澄清數(shù)據(jù)解釋或者設(shè)計一組新的待探測節(jié)點。

 錯誤隔離
通過探測內(nèi)部節(jié)點，工程師們可以更容易地隔離信號網(wǎng)里的錯誤，包括芯片級測試結(jié)構(gòu)和掃描鏈。由于芯片級測試結(jié)構(gòu)通常充當引出數(shù)據(jù)的導管，如果采用傳統(tǒng)方法來調(diào)試測試結(jié)構(gòu)的缺陷，可能會特別困難。舉例來說，如果某個掃描鏈中存在競態(tài)條件，使用引出信息的工程師們可能無法區(qū)分掃描鏈里的錯誤和原信號網(wǎng)里的錯誤。但是，有了光子輻射法，工程師們就可以利用電路網(wǎng)表實時跟蹤從節(jié)點到節(jié)點的信號(見圖7)。通過監(jiān)視時鐘和掃描鏈上的信號時序，最后工程師們可以識別并隔離掃描鏈里的競態(tài)條件。在本例中，C1_CLK滯后了，躍遷速度太慢，結(jié)果把錯誤數(shù)據(jù)載進了該掃描鏈里—本例中的這個問題很容易解決，加快C1_CLK的低速躍遷就是了。
雖然這種方法原本是為查找時序錯誤而設(shè)計的，但它也能幫助識別連通性問題。在這里，除檢查光子輻射的時機性外，工程師們還會觀察通過躍遷時以及在開關(guān)前和開關(guān)后處于穩(wěn)定狀態(tài)時測得的波形本身的形態(tài)。在門電路A、B和C之間有正常連接的抽樣電路(見圖8a)中，光子輻射結(jié)果顯示對應(yīng)于門電路A、B和C的正常波形(見圖8b)。不過，在這種情況下，在門電路D測得的結(jié)果是因不穩(wěn)定的噪音背景發(fā)射而失真的波形。某個門電路的輸出不足，會引起非常微弱的發(fā)射，但某個門電路的輸入不足，會呈現(xiàn)在門電路D測得的那種波形。在本例中，實際上是門電路C和門電路D之間的電阻故障造成了這樣的實測結(jié)果。

物理調(diào)試趨勢
現(xiàn)在的調(diào)試趨勢是幾何結(jié)構(gòu)更精細，設(shè)備的速度更快，靈敏的時序錯誤模式仍會給致力于硅片錯誤隔離與識別的工程師們提出更大的挑戰(zhàn)。由納米效應(yīng)引起的頻率相關(guān)故障，會要求增強物理調(diào)試功能—既能提供更高的帶寬診斷，又不損害時間分辨能力。同時，競爭日益激烈的市場也會促使人們使用速度更快，效果更好的調(diào)試技術(shù)，隔離錯誤的速度越快越好。
在新近涌現(xiàn)的各類技術(shù)中，非侵入性TRE技術(shù)能提供降低調(diào)試的復雜性所需要的那種簡單、迅速和穩(wěn)定的結(jié)果。加入工程技術(shù)測試系統(tǒng)后，光子輻射測量系統(tǒng)會提供一種最大限度地利用故障分析工程師和設(shè)計工程師的努力成果的快速交互環(huán)境。利用這種方法，工程設(shè)計小組可以執(zhí)行各種更有效地把仿真結(jié)果與實測數(shù)據(jù)相結(jié)合的調(diào)試方法，還有助于獲取硅片成功，縮短進入市場的時間，增加盈利的可能。■