基于SRAM的核心路由器交換矩陣輸入端口設計

　　VOQ方式將目的輸出端口不同的信元放在不同的隊列中緩存，因此發(fā)往不同輸出端口的信元相互不存在HOL阻塞。在某些調度算法下，VOQ方式可100%獲得交換開關的利用率。目前CiscoGSR12000，BBNMGR等路由器都采用VOQ方式組織輸入隊列。消除HOL阻塞后，交換開關仍存在另外兩種阻塞，即輸入端口阻塞和輸出端口阻塞。由同一輸入端口不同VOQ隊列中的信元競爭輸入端口而產生的阻塞稱為輸入端口阻塞，由不同輸入端口的信元競爭同一輸出端口而產生的阻塞稱為輸出端口阻塞。調度器根據(jù)各輸入端口VOQ隊列的狀態(tài)決定Crossbar內部的拓撲關系，從而解決上述兩種阻塞[7]。系統(tǒng)主要由交換陣列、調度器、輸入控制器、輸出控制器和SRAM組成。輸入控制器從線卡接收信元，根據(jù)其目的端口號將其存入雙端口SRAM中，每個輸入端口共8個隊列，分別存放發(fā)往不同輸出端口的信元。輸入端口控制器根據(jù)隊列的空滿情況向調度器發(fā)出請求[8]。調度器根據(jù)各輸入端口的請求公平地分配輸出端口，并將調度結果傳送到Crossbar交換陣列和各輸入/輸出控制器。輸入端口控制器接收到調度結果后，從相應的VOQ隊列取出一個信元送交換陣列交換。同時輸出端口控制器根據(jù)調度結果，將接收的信元放入相應的輸出端口寄存器中。若輸出接口控制器檢測到寄存器中有重組完畢的報文，將報文發(fā)往相應的線卡中。

　　3輸入端口設計

　　調度算法的選擇和輸入排隊鏈頭阻塞問題是影響交換矩陣交換速率的關鍵因素。i-SLIP調度算法的硬件實現(xiàn)比較簡單，并且支持優(yōu)先級調度，可以很好地滿足調度的要求。輸入端口VOQ隊列的設計則可以很好的解決鏈頭阻塞問題，由于輸入端口在交換芯片中占據(jù)了很大的面積，所以將報文緩沖區(qū)移到片外可以顯著地降低交換芯片的面積，輸入端口的設計如圖3所示。

　　圖3輸入端口控制器設計

　　從線卡傳輸?shù)浇粨Q網絡輸入端口的數(shù)據(jù)包有著固定的長度，它的長度共有72位，包括6位的包頭和66位的包數(shù)據(jù)，其中包頭的前3位是源地址，后3位是目的地址[9]。當報文控制器接收到從線卡傳輸來的72位的數(shù)據(jù)包時，便將其存入SRAM中的空地址中，F(xiàn)IFO寄存器是專門用來存放SRAM中的空地址，報文控制器根據(jù)FIFO寄存器的空地址將數(shù)據(jù)包存入到SRAM中，同時更新SRAM地址鏈接表和VOQ尾指針寄存器，以便接收下一個數(shù)據(jù)包。當需要從SRAM中讀取數(shù)據(jù)包時，首先根據(jù)VOQ頭指針寄存器找到SRAM地址鏈接表，SRAM地址鏈接表中存放的是數(shù)據(jù)包在SRAM中的地址，然后根據(jù)SRAM地址鏈接表找到需要從SRAM中讀取的數(shù)據(jù)包的地址，從而讀取所需要的數(shù)據(jù)，同時更新VOQ頭指針寄存器和SRAM地址鏈接表[10]。

　　由于報文的頭尾標志用2b定義，因此具有很好的故障恢復能力。例如因此硬件傳輸時受到外界干擾，10標志變成n，這時不需任何例外處理，帶來的危害僅僅影響連續(xù)的兩個報文(兩個報文合并成一個)。

　　4SRAM讀寫測試

　　交換矩陣輸入端口的設計取決于能否根據(jù)輸入端口中FIFO寄存器中的空的SRAM的地址和SRAM地址鏈接表準確地讀取SRAM中的數(shù)據(jù)報文。該輸入端口設計以AteraDE-115開發(fā)板上的SRAM芯片為基礎，編寫SRAM的仿真模型，該芯片的存儲容量為2MB，并在Modelsim中完成了對設計的驗證。仿真結果如圖4所示。

　　圖4SRAM仿真模型測試

　　5結語

　　本文設計了一個基于SRAM的交換矩陣的輸入端口，該設計有效的消除了輸入排隊鏈頭阻塞的問題，極大地提高交換開關的利用率，將輸入端口數(shù)據(jù)報文存放在片外SRAM中，可以顯著降低交換芯片的面積，提高虛擬隊列中數(shù)據(jù)報文的讀取速度，并在Altera開發(fā)板上完成了驗證，系統(tǒng)性能穩(wěn)定，具有很好的應用前景與研究意義。