新聞中心

EEPW首頁 > EDA/PCB > 業(yè)界動態(tài) > EUV將在7納米節(jié)點發(fā)威?

EUV將在7納米節(jié)點發(fā)威?

作者: 時間:2014-09-19 來源:semi 收藏

  核心提示:荷蘭半導體設備大廠 ASML 現(xiàn)在勉為其難地承認了其客戶私底下悄悄流傳了好一陣子的情況:大多數(shù)半導體廠商仍將采用傳統(tǒng)浸潤式微影技術來生產10奈米制程晶片,而非延遲許久的超紫外光微影()技術;不過這恐怕將使得10奈米節(jié)點因為無法壓低每電晶體成本,而成為不受歡迎的制程。

本文引用地址:http://2s4d.com/article/263125.htm

  荷蘭半導體設備大廠 ASML 現(xiàn)在勉為其難地承認了其客戶私底下悄悄流傳了好一陣子的情況:大多數(shù)半導體廠商仍將采用傳統(tǒng)浸潤式微影技術來生產10奈米制程晶片,而非延遲許久的超紫外光微影()技術;不過這恐怕將使得10奈米節(jié)點因為無法壓低每電晶體成本,而成為不受歡迎的制程。

  ASML總裁暨技術長Martin Van den Brink在接受EETimes美國版編輯訪問時表示,若傳統(tǒng)繼續(xù)采用浸潤式微影, 10奈米節(jié)點以下的許多關鍵電路層將會需要三重甚至四重曝光:“因為無法充分降低成本,10奈米制程節(jié)點將會陷入成為沒人喜歡的窘境;但其成本應該還是下降至足以讓它繼續(xù)前進的一天?!倍麍猿?,針對10奈米之后的 7奈米節(jié)點,晶片制造商會需要采用技術才能以具成本效益的方式生產晶片,若繼續(xù)采用浸潤式微影,有些電路層可能會需要用到13道曝光程序。

  ASML總裁暨技術長Martin Van den Brink表示,若不采用EUV技術,7奈米節(jié)點的某些電路層會需要13次曝光(最右邊);而10奈米節(jié)點則需要使用三重或四重曝光(右二)

  不久前,ASML的大客戶英特爾(Intel)院士Mark Bohr才表示已經找到不需要采用EUV來生產7奈米晶片的方法;他透露:“我現(xiàn)在全力投入7奈米節(jié)點技術研發(fā),我很想用EUV,但我不能拿自己的職業(yè)生涯或是英特爾的未來下賭注…而我認為7奈米節(jié)點不需要EUV是可行的?!?/p>

  而對此Van den Brink指出,英特爾的7奈米節(jié)點實際上就是產業(yè)界所認為的10奈米節(jié)點,該公司在制程技術命名上總是比其他業(yè)者往前跳一個世代,但基本上與競爭同業(yè)所采用的微影解析度是相同的,因為他們用的是同樣的微影設備。他強調,隨著基礎半導體制程技術日益復雜,廠商對制程技術的命名方式也變得越來越不容易看透: “這在今天來說都是市場行銷策略的一部分,太難以理解?!?/p>

  EUV技術進展腳步緩慢

  當2016年多數(shù)晶片業(yè)者開始在10奈米制程節(jié)點評估采用EUV系統(tǒng),光罩業(yè)者也需要支援EUV;不過Van den Brink表示,晶圓廠雖會在10奈米節(jié)點進行EUV測試,并不會著手進行量產,而是會等到7奈米制程節(jié)點,而相關工具的生命周期至少長達10年:“光罩的產量比晶圓片低得多,所以光罩業(yè)者在產業(yè)界主流技術變化時比較脆弱、態(tài)度也會更保守,因此EUV技術要向前進,鼓勵光罩業(yè)者們投入研發(fā)是很重要的?!?/p>

  ASML致力使微影技術趕上半導體技術發(fā)展藍圖

  除了需要光罩業(yè)者支持,EUV還面臨許多挑戰(zhàn),最大的一個就是可靠、高功率的光源,以支援該技術達到一日1,000片晶圓的產量;Van den Brink表示,目前ASML研發(fā)中的EUV系統(tǒng)采用77W光源。預計到今年底,該公司可達到80W光源,是該公司客戶目前采用之40W光源的兩倍;而 80W光源也會是該公司將在明年出貨之3350B系統(tǒng)的關鍵功能。

  ASML預計在2015年推出80W光源EUV系統(tǒng)

  3350B的終極目標是達到每日1,000片晶圓產能──這是商用微影設備的基本性能──不過一開始出貨給客戶的系統(tǒng)每日產能可能實際上為800片晶圓;ASML計劃透過光學組件與軟體方面的多次升級,讓EUV能支援7奈米節(jié)點晶片日益精細化的電路制作需求。

  ASML預計在2015年之后,EUV將在光學技術以及支援軟體方面持續(xù)升級

  而在9月初于臺北舉行的2014年度 SEMICON Taiwan 國際半導體展上,ASML亞太策略行銷總監(jiān)鄭國偉則表示,該公司的EUV系統(tǒng)已經在幾個客戶端進行測試,確認可以滿足10奈米及7奈米制程中對 imaging (成像) 和overlay (制程影像疊對)的需求。在加強曝光機效能的同時,ASML也持續(xù)強化 EUV 的source power (光源功率) 和availability (可用性),目前都有達到客戶期望的階段性目標。

  而在生產力方面,ASML的目標是在2014年底達到每天曝光500片晶圓,而2016年底前達到每天曝光1,500片晶圓,才能符合客戶的量產需求;在最近幾項客戶端的測試中,已經證明其EUV系統(tǒng)在晶圓曝光的速度上,已經具備每天曝光600片晶圓的能力。

  一臺支援7奈米制程節(jié)點的可量產EUV系統(tǒng),要價達1~1.2億美元(9,000萬歐元),是傳統(tǒng)浸潤式微影機臺的兩倍;不過Van den Brink表示,該公司的設備是采用模組化設計,擁有早期原型設備的客戶能獲得分階段的設備升級支援。鄭國偉則在SEMICON Taiwan 2014時指出,ASML第三代EUV機臺3300B已在全球出貨6臺,其中包括臺灣地區(qū)客戶,出貨時除了與貨運業(yè)者協(xié)商最大空運貨柜尺寸,還出動了11 架次的747等級貨機才把完整機臺全部運載完畢。3300B在今年底、明年初還將出貨5臺。

  其他EUV技術挑戰(zhàn)

  EUV須將光罩缺陷降至0

  EUV 系統(tǒng)還需克服的技術挑戰(zhàn)是減少光罩缺陷(mask defects),空白光罩上的缺陷需降低至0 (如上圖);Van den Brink表示:“只要在光罩上有一個缺陷粒子都是隱憂,所以我們已經開始著手研發(fā)光罩護膜(pellicles)?!苯櫴轿⒂耙恢笔茄鲑嚤Wo層 (protective layer),不過EUV專用的保護層還在研發(fā)階段;ASML已經證實,把85%穿透率的護膜裝在一半的EUV光罩上,不會對晶圓成像造成顯著影響(下圖)。

  ASML著手為EUV開發(fā)光罩護膜以降低缺陷

  現(xiàn)在ASML正在測試覆蓋整個光罩的護膜,不過Van den Brink強調,該公司的目標是達到不采用護膜的零缺陷光罩;如果產業(yè)界需要保護層,應該是由光罩業(yè)者提供:“我們會持續(xù)開發(fā)護膜,也愿意將相關技術轉移給第三方供應商?!笨上У侥壳盀橹惯€沒有人表示興趣。此外Van den Brink也報告了針對EUV應用的化學放大光阻劑(chemically amplified resists)研發(fā)進展,表示該公司正在測試各種化學光阻劑,其中有一些會侵蝕EUV影像,但他樂觀認為將會有創(chuàng)新解決方案出現(xiàn)。

  ASML正在測試各種EUV應用化學放大光阻劑

可控硅相關文章:可控硅工作原理




關鍵詞: EUV 7納米

評論


技術專區(qū)

關閉