FPGA復(fù)位的可靠性設(shè)計(jì)方案詳解

　　對(duì)FPGA設(shè)計(jì)中常用的復(fù)位設(shè)計(jì)方法進(jìn)行了分類、分析和比較。針對(duì)FPGA在復(fù)位過程中存在不可靠復(fù)位的現(xiàn)象，提出了提高復(fù)位設(shè)計(jì)可靠性的4種方法，包括清除復(fù)位信號(hào)上的毛刺、異步復(fù)位同步釋放、采用專用全局異步復(fù)位/置位資源和采用內(nèi)部復(fù)位。上述方法可有效提高FPGA復(fù)位的可靠性。

　　對(duì)FPGA芯片而言，在給芯片加電工作前，芯片內(nèi)部各個(gè)節(jié)點(diǎn)電位的變化情況均不確定、不可控，而這種不確定且不可控的情況會(huì)使芯片在上電后的工作狀態(tài)出現(xiàn)錯(cuò)誤。因此，在FPGA的設(shè)計(jì)中，為保證系統(tǒng)能可靠進(jìn)進(jìn)入工作狀態(tài)，以及避免對(duì)FPGA輸出關(guān)聯(lián)的系統(tǒng)產(chǎn)生不良影響，F(xiàn)PGA上電后要進(jìn)行復(fù)位，且為了消除電源開關(guān)過程中引起的抖動(dòng)影響，復(fù)位信號(hào)需在電源穩(wěn)定后經(jīng)過一定的延時(shí)才能撤銷，F(xiàn)PGA的復(fù)位信號(hào)需保證正確、穩(wěn)定、可靠。

　　在FPGA的設(shè)計(jì)中，多數(shù)情況下復(fù)位電路的功能雖能夠正常完成，但電路并未得到精確合理的設(shè)計(jì)，仍存在可靠性設(shè)計(jì)缺陷。為確保系統(tǒng)復(fù)位的可靠性，有必要對(duì)FPGA復(fù)位的可靠性設(shè)計(jì)方法進(jìn)行研究。

　　1 復(fù)位設(shè)計(jì)方法分類

　　復(fù)位的目的是在仿真時(shí)將設(shè)計(jì)強(qiáng)制定位在一個(gè)可知狀態(tài)，合理選擇復(fù)位方式是電路設(shè)計(jì)的關(guān)鍵。根據(jù)與系統(tǒng)時(shí)鐘域的關(guān)系，復(fù)位電路可分為同步復(fù)位和異步復(fù)位。同步復(fù)位是指復(fù)位信號(hào)只在時(shí)鐘沿到來時(shí)，才有效。否則，無法完成對(duì)系統(tǒng)的復(fù)位工作。異步復(fù)位是指無論時(shí)鐘沿是否到來，只要復(fù)位信號(hào)有效，使對(duì)系統(tǒng)進(jìn)行復(fù)位。

　　根據(jù)是否存在外部復(fù)位端口，復(fù)位電路又可分為外部復(fù)位和內(nèi)部復(fù)位。外部復(fù)位是指復(fù)位信號(hào)主要來自外部引腳的輸入，如復(fù)位按鈕、電源模塊輸出等。內(nèi)部復(fù)位信號(hào)則是主要由FPGA內(nèi)部電路產(chǎn)生。

　　2 復(fù)位設(shè)計(jì)方法的比較

　　2.1 同步復(fù)位與異步復(fù)位

　　2.2.1 同步復(fù)位

　　指定同步復(fù)位時(shí)，always的敏感表中僅有一個(gè)時(shí)鐘沿信號(hào)，只有當(dāng)時(shí)鐘沿采集到同步復(fù)位的有效電平時(shí)，才會(huì)在時(shí)鐘沿到達(dá)時(shí)刻進(jìn)行復(fù)位操作。若目標(biāo)器件或可用庫(kù)中的觸發(fā)器本身包含同步復(fù)位端口，則在實(shí)現(xiàn)同步復(fù)位電路時(shí)可直接調(diào)用同步復(fù)位端。然而多數(shù)目標(biāo)器件的觸發(fā)器本身并不包含同步復(fù)位端口，需使復(fù)位信號(hào)與輸入信號(hào)組成某種組合邏輯，然后將其輸入到寄存器的輸入端。為了提高復(fù)位電路的優(yōu)先級(jí)，通常在電路描述時(shí)使用帶有優(yōu)先級(jí)的if…else結(jié)構(gòu)，復(fù)位電路在第一個(gè)if下描述，其他電路在else或else…if分支中描述。復(fù)位電路綜合后的RTL圖如圖1所示。

　　圖1 同步復(fù)位電路圖

　　根據(jù)同步電路的特點(diǎn)，其電路優(yōu)點(diǎn)有：(1)同步復(fù)位有利于基于周期機(jī)制的仿真器進(jìn)行仿真。(2)使用同步復(fù)位可設(shè)計(jì)100%的同步時(shí)序電路，有利于時(shí)序分析，其綜合結(jié)果的頻率較高。(3)同步復(fù)位僅在時(shí)鐘的有效沿生效，可有效避免因毛刺造成的亞穩(wěn)態(tài)和錯(cuò)誤。毛刺信號(hào)是由FPGA內(nèi)部結(jié)構(gòu)特征決定的，同步復(fù)位在進(jìn)行復(fù)位和釋放復(fù)位信號(hào)時(shí)，僅當(dāng)時(shí)鐘沿采到復(fù)位信號(hào)電平變化時(shí)進(jìn)行相關(guān)操作，若復(fù)位信號(hào)樹的組合邏輯出現(xiàn)了某種毛刺，此時(shí)時(shí)鐘沿采到毛刺的概率較低，由此通過時(shí)鐘沿采樣，可有效過波復(fù)位電路組合邏輯產(chǎn)生的毛刺，增強(qiáng)了電路穩(wěn)定性。

　　同步復(fù)位的缺點(diǎn)有：(1)多數(shù)目標(biāo)器件庫(kù)的觸發(fā)器本身并不包含同步復(fù)位端口，使用同步復(fù)位會(huì)增加更多邏輯資源。(2)同步復(fù)位的最大問題在于必須保證復(fù)位信號(hào)的有效時(shí)間，需要一個(gè)脈寬延展器以確保復(fù)位信號(hào)有一定脈沖寬度，由此才能保證所有觸發(fā)器均能有效復(fù)位。由于同步復(fù)位僅當(dāng)時(shí)鐘沿采到復(fù)位信號(hào)時(shí)才會(huì)進(jìn)行復(fù)位操作，所以其信號(hào)的持續(xù)時(shí)間要大于設(shè)計(jì)的最長(zhǎng)時(shí)鐘周期，以保證所有時(shí)鐘的有效沿都能采樣到同步復(fù)位信號(hào)。事實(shí)上，僅保證同步復(fù)位信號(hào)的持續(xù)時(shí)間大于最慢的時(shí)鐘周期是不夠的，設(shè)計(jì)中還需考慮到同步復(fù)位信號(hào)樹通過所有相關(guān)組合邏輯路徑時(shí)的延時(shí)，以及由于時(shí)鐘布線產(chǎn)生的偏斜。只有同步復(fù)位大于時(shí)鐘最大周期，加上同步信號(hào)穿過的組合邏輯路徑延時(shí)和時(shí)鐘偏斜延時(shí)，才能確保同步復(fù)位的可靠。

　　2.2.2 異步復(fù)位

　　指定異步復(fù)位時(shí)，只需在always的敏感表中加人復(fù)位信號(hào)的有效沿即可，當(dāng)復(fù)位信號(hào)有效沿到達(dá)時(shí)，無論時(shí)鐘沿是否有效，復(fù)位均會(huì)立即發(fā)揮其功能。

　　大多數(shù)目標(biāo)器件和ASIC庫(kù)的觸發(fā)器均包含異步復(fù)位端口，異步復(fù)位會(huì)直接接人觸發(fā)器的異步復(fù)位端口，綜合后的RTL圖如圖2所示。

　　圖2 異步復(fù)位電路圖

　　根據(jù)異步電路的特點(diǎn)，異步復(fù)位的優(yōu)點(diǎn)有：(1)由于多數(shù)目標(biāo)器件庫(kù)的觸發(fā)器都包含異步復(fù)位端口，異步復(fù)位會(huì)節(jié)約邏輯資源。(2)異步復(fù)位設(shè)計(jì)簡(jiǎn)單。(3)對(duì)于多數(shù)FPGA,均有專用的全局異步復(fù)位/置位資源(GSR,Global Set Reset)，還可使用GSR資源，異步復(fù)位到達(dá)所有寄存器的偏斜最小。