新聞中心

EEPW首頁 > 電源與新能源 > 設計應用 > 低成本DDR內(nèi)存電源設計

低成本DDR內(nèi)存電源設計

作者: 時間:2007-03-22 來源:網(wǎng)絡 收藏


本文講述了一個用于(雙數(shù)據(jù)率)存儲系統(tǒng)低的成本電源電路。這個設計方案采用了/低壓同步降壓轉(zhuǎn)換器。用來評估系統(tǒng)的參考設計采用了一個3.8*2.15的雙層電路板,成本低廉,適合小型應用。

低成本內(nèi)存電源設計

本文引用地址:http://2s4d.com/article/258909.htm



關(guān)鍵詞: NCP1570 NCP1571 ONSEMICONDUCTOR DDR

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉