數(shù)字電源UCD92xx輸出電壓波形的優(yōu)化

摘要

基于UCD92xx與UCD7xxx的非隔離數(shù)字電源，其輸出電壓在軟啟動(dòng)階段經(jīng)常出現(xiàn)“臺(tái)階”現(xiàn)象，波形不平滑，尤其是輸出電壓設(shè)定為較低值時(shí)，如1.0V。這種“臺(tái)階”現(xiàn)象與UCD92xx軟啟動(dòng)的設(shè)計(jì)原理有關(guān)，但完全可以通過一定的措施來優(yōu)化并最終解決。本文從UCD92xx的環(huán)路和最小占空比寬度兩個(gè)方向進(jìn)行優(yōu)化與分析，最終取得了理想的效果。

1、軟啟動(dòng)原理及待優(yōu)化輸出電壓波形

數(shù)字電源UCD92xx的軟啟動(dòng)是通過對(duì)參考電壓以步進(jìn)方式增加來實(shí)現(xiàn)的，整個(gè)過程是由芯片內(nèi)部的軟件自動(dòng)完成的。在一款基于UCD9224和UCD74120的單板上測(cè)試時(shí)發(fā)現(xiàn)，其輸出電壓波形在軟啟動(dòng)階段有明顯的“臺(tái)階”現(xiàn)象，波形不平滑。

1.1 數(shù)字電源軟啟動(dòng)原理介紹

圖1所示的是數(shù)字電源UCD92xx的功率支路和控制支路。控制支路主要集成在UCD92xx芯片內(nèi)部，包含誤差生成及模數(shù)轉(zhuǎn)換，環(huán)路補(bǔ)償，PWM計(jì)算及產(chǎn)生等。其中，參考電壓（VREF）電壓的設(shè)置亦包含在控制支路。

依據(jù)軟件算法，在軟啟動(dòng)階段，VREF每100us增加一次，直至軟啟動(dòng)完成，即輸出電壓達(dá)到最終的設(shè)定值。例如，輸出電壓設(shè)定為1.0V，軟啟動(dòng)的時(shí)間設(shè)置為4ms，則在軟啟動(dòng)階段輸出電壓每一次增加25mv，直至達(dá)到1.0V。

1.2 待優(yōu)化的輸出電壓波形

圖2所示的是輸出電壓波形，可以觀察到在軟啟動(dòng)階段輸出電壓的波形不夠平滑，有明顯的“臺(tái)階”現(xiàn)象。該波形是在一款基于UCD9224和UCD74120的參考版上測(cè)得。主要測(cè)試條件為：測(cè)試環(huán)境常溫，輸入電壓為12V，輸出電壓為1.0V，輸出端帶載20A。另外，測(cè)試時(shí)，數(shù)字環(huán)路的詳細(xì)配置見下文2.4節(jié)。

1.3 輸出電壓“臺(tái)階”現(xiàn)象的初步分析

圖3所示的是時(shí)間軸展開后觀察到的輸出電壓波形。通過測(cè)量可知，每經(jīng)過100us輸出電壓增加一次，增加的幅度大約為23mV，與理論計(jì)算值25mV基本一致。

同時(shí)也可以觀察到，輸出電壓的每一次增加都是很快的完成，而不是緩慢增加。從功率級(jí)支路上分析，這是由于占空比快速增加造成。從控制級(jí)支路分析，則原因可以初步歸結(jié)為環(huán)路過快造成的。