新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 基于FPGA/CPLD的VGA顯示系統(tǒng)設(shè)計

基于FPGA/CPLD的VGA顯示系統(tǒng)設(shè)計

作者: 時間:2014-08-05 來源:網(wǎng)絡(luò) 收藏

  (視頻圖形陣列Video Graphics Array)是IBM在1987年隨PS/2機一起推出的一種視頻傳輸標(biāo)準(zhǔn),具有分辨率高、顯示速率快、顏色豐富等優(yōu)點,在彩色顯示器領(lǐng)域得到了廣泛的應(yīng)用。

本文引用地址:http://2s4d.com/article/256480.htm

  目前 技術(shù)的應(yīng)用還主要基于 顯示卡的,而在一些既要求顯示彩色高分辨率圖像又不使用計算機的設(shè)備上,VGA技術(shù)的應(yīng)用卻很少。本文對基于 /的嵌入式 VGA顯示的實現(xiàn)方法進(jìn)行了研究。

  基于 /的嵌入式 VGA顯示系統(tǒng),可以在不使用 VGA顯示卡的情況下實現(xiàn) VGA圖像的顯示和控制。該系統(tǒng)具有成本低、結(jié)構(gòu)簡單、應(yīng)用靈活的優(yōu)點。

  1 基于 /的嵌入式 VGA顯示系統(tǒng)簡介

  通用 VGA顯示卡系統(tǒng)主要由控制電路、顯示緩存區(qū)和視頻 BIOS程序三個部分組成。其控制電路主要完成時序發(fā)生、顯示緩沖區(qū)數(shù)據(jù)操作等功能;顯示緩沖區(qū)提供顯示數(shù)據(jù)緩存空間;視頻BIOS作為控制程序固化在顯示卡的 ROM中。在基于FPGA/CPLD的嵌入式VGA顯示系統(tǒng)的設(shè)計中,可以使用很少的資源,就產(chǎn)生 VGA各種控制信號,達(dá)到顯示彩色高分辨率圖像的要求,而不需用 VGA顯示卡和計算機設(shè)備。圖 1是基于 FPGA/CPLD的嵌入式 VGA顯示系統(tǒng)的結(jié)構(gòu)框圖,圖中FPGA采用的是Altera公司Cyclone II系列的EP2C35F672C這款 FPGA.Cyclone II器件采用 90nm、低 K值電介質(zhì)工藝,通過使硅片面積最小化,可以在單芯片上支持復(fù)雜的數(shù)字系統(tǒng)。EP2C35F672C該芯片提供了 33216個邏輯單元 ,包括了嵌入式 18*18位乘法器、專用外部存儲器接口電路、 4KB嵌入式存儲器件、4個鎖相環(huán)和高速差分 I/O等功能。該芯片的工作頻率和引腳 IO等資源都能很好的滿足本系統(tǒng)的要求.FPGA的工作時鐘為 54MHz。

  VGA接口芯片采用了 ADV7125,該芯片是美國 ADI公司生產(chǎn)的高速視頻數(shù)模轉(zhuǎn)換芯片,其像素掃描時鐘頻率有 50MHz、140 MHz、270 MHz、330MHz四個等級。ADV7125在單芯片上整合了三組 8位高速 D/A轉(zhuǎn)換器,可以分別處理紅、綠、藍(lán)視頻數(shù)據(jù),特別適用于高分辨率模擬接口的顯示終端和要求高速 D/A轉(zhuǎn)換的應(yīng)用系統(tǒng)。 ADV7125的輸入及控制信號非常簡單:3組 8位的數(shù)字視頻數(shù)據(jù)輸入端,分別對應(yīng) RGB視頻數(shù)據(jù),數(shù)據(jù)輸入端采用標(biāo)準(zhǔn) TTL電平接口;4條視頻控制信號線包括復(fù)合同步信號 SYNC、消隱信號 BLANK、白電平參考信號 REF WHITE和像素時鐘信號 CLOCK;外接一個 1.23 V數(shù)模轉(zhuǎn)換參考電壓源和 1個輸出滿度調(diào)節(jié)。只有 4條輸出信號線:模擬 RGB信號采用高阻電流源輸出方式,可以直接驅(qū)動 75?同軸傳輸線。

  2模塊劃分與模塊功能定義

  FPGA中包含了四個工作模塊: VGA時序發(fā)生器模塊、VGA圖像顯示調(diào)色板模塊、數(shù)據(jù)存儲器和數(shù)據(jù)讀寫控制器。由于 ADV7125內(nèi)部沒有顏色的轉(zhuǎn)換器 ,所以當(dāng)數(shù)據(jù)存儲器中的數(shù)據(jù)為 YUV信號時,就要把 YUV信號轉(zhuǎn)換成 RGB信號,這一功能就是由 VGA圖像顯示調(diào)色板模塊完成的,當(dāng)顯示數(shù)據(jù)為 RGB信號時,數(shù)據(jù)可以直接傳輸?shù)?ADV7125,不需調(diào)色板進(jìn)行顏色轉(zhuǎn)換。數(shù)據(jù)存儲器和數(shù)據(jù)讀寫控制器解決了顯示數(shù)據(jù)的來源和數(shù)據(jù)的存儲。用 FPGA對圖像進(jìn)行存儲和整理,并產(chǎn)生驅(qū)動電路需要的各種控制波形由視頻控制器對顏色緩沖器進(jìn)行掃描,其中視頻控制器可以讀取像素顏色,用這些顏色來控制輸出設(shè)備的亮度。

  VGA時序發(fā)生器模塊產(chǎn)生顯示器所需的時序,這是完成設(shè)計的關(guān)鍵,時序稍有偏差,顯示必然不正常,甚至?xí)p壞彩色顯示器。

  3、 VGA時序分析

  顯示器采用光柵掃描方式,即轟擊熒光屏的電子束在 CRT(陰極射線管)屏幕上從左到右(受水平同步信號 HSYNC控制)、從上到下(受垂直同步信號 VSYNC控制)做有規(guī)律的移動。光柵掃描又分逐行掃描和隔行掃描。隔行掃描指電子束在掃描時每隔一行掃一線,完成一屏后再返回來掃描剩下的線,與電視機的原理一樣。隔行掃描的顯示器掃描閃爍的比較厲害,會讓使用者的眼睛疲勞。目前微機所用顯示器幾乎都是逐行掃描。逐行掃描是指掃描從屏幕左上角一點開始,從左向右逐點進(jìn)行掃描,每掃描完一行,電子束回到屏幕的左邊下一行的起始位置,在這期間,CRT對電子束進(jìn)行消隱,每行結(jié)束時,用行同步信號進(jìn)行行同步;當(dāng)掃描完所有行,形成一幀時,用場同步信號進(jìn)行場同步,并使掃描回到屏幕的左上方,同時進(jìn)行行場消隱,開始下一幀的掃描。

  完成一行掃描所需時間稱為水平掃描時間,其倒數(shù)稱為行頻率;完成一幀(整屏)掃描所需的時間稱為垂直掃描時間,其倒數(shù)為垂直掃描頻率,又稱刷新頻率,即刷新一屏的頻率。常見的有 60Hz、75Hz等。

  VGA 顯示器要正確顯示圖像關(guān)鍵還是如何實現(xiàn) VGA時序。視頻電子標(biāo)準(zhǔn)協(xié)會( VESA, Video Electronics Standards Association)對顯示器時序進(jìn)行了規(guī)范。 VGA的標(biāo)準(zhǔn)參考顯示時序如圖 2、圖 3所示。行時序和場時序都需要產(chǎn)生同步脈沖(Sync a)、顯示后沿 (Back porch b)、顯示時序段(Display interval c)和顯示前沿 (Front porch d)四個部分。 VGA工業(yè)標(biāo)準(zhǔn)顯示模式要求:行同步、場同步都為負(fù)極性,即同步頭脈沖要求是負(fù)脈沖。

  VGA的行時序如圖 2所示:每一行都有一個負(fù)極性行同步脈沖( Sync a),是數(shù)據(jù)行的結(jié)束標(biāo)志,同時也是下一行的開始標(biāo)志。在同步脈沖之后為顯示后沿 (Back porch b),在顯示時序段(Display interval c)顯示器為亮的過程,RGB數(shù)據(jù)驅(qū)動一行上的每一個象素點,從而顯示一行。在一行的最后為顯示后沿(Back porch b)。在顯示時序段( Display interval c)之外沒有圖像投射到屏幕時插入消隱信號。同步脈沖(Sync a)、顯示后沿(Back porch b)和顯示前沿(Front porch d)都是在行消隱間隔內(nèi)( Horizontal Blanking Interval),當(dāng)行消隱有效時, RGB 信號無效,屏幕不顯示數(shù)據(jù)。

  

 

  VGA的場時序與 VGA的行時序基本一樣,如圖 3所示,每一幀的負(fù)極性幀同步脈沖(Sync a)是一幀的結(jié)束標(biāo)志,同時也是下一幀的開始標(biāo)志。而顯示數(shù)據(jù)是一幀的所有行數(shù)據(jù)。

  

fpga相關(guān)文章:fpga是什么


led顯示器相關(guān)文章:led顯示器原理


鎖相環(huán)相關(guān)文章:鎖相環(huán)原理

上一頁 1 2 下一頁

關(guān)鍵詞: FPGA CPLD VGA

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉