一種基于FPGA的在線監(jiān)控系統(tǒng)設計

　　在SoC系統(tǒng)的設計及使用過程中，對其內(nèi)部行為的實時監(jiān)控十分重要，目前普遍通過監(jiān)控端和目標系統(tǒng)間的監(jiān)控信息通信來實現(xiàn)，UART常用作通信信道。

　　目標SoC系統(tǒng)常使用中斷方式或輪詢方式獲取監(jiān)控通信數(shù)據(jù)包，對其解析并進行相應數(shù)據(jù)操作后回復應答信息。中斷方式中SoC需完成保存中斷現(xiàn)場、調(diào)用中斷服務程序、恢復現(xiàn)場系列任務，上下文的切換占據(jù)了系統(tǒng)額外開銷;輪詢方式中，系統(tǒng)定時檢查設備請求，若有數(shù)據(jù)到達則調(diào)用相應處理程序，固定的輪詢周期增加了數(shù)據(jù)等待處理時間，數(shù)據(jù)量較小時頻繁查詢造成對CPU資源的浪費。

　　針對上述問題，提出一種的新監(jiān)控方法，設計一個FPGA通信系統(tǒng)，由其作為SoC與監(jiān)控計算機數(shù)據(jù)交互的橋梁，負責完成在線監(jiān)控的通信過程，保證被調(diào)試系統(tǒng)和調(diào)試主機之間調(diào)試信息和命令的交互可靠性，可避免目標SoC頻繁的處理通信中斷，提高其控制性能。監(jiān)控功能實現(xiàn)機制與通信系統(tǒng)主要模塊的設計方法將被討論，通過對比嵌入式CPU在不同監(jiān)控方法中的通信時間消耗，說明該方法具有一定實用價值。

　　1 系統(tǒng)組成結(jié)構(gòu)

　　基于FPGA設計片上通信系統(tǒng)如圖1所示，其主要組成部分為Modbus解析模塊和雙口RAM存儲模塊。上位機發(fā)出監(jiān)控命令幀數(shù)據(jù)時，由Modbus模塊完成命令幀的接收、解析過程，并將待操作地址、數(shù)據(jù)等信息存入雙口RAM中，目標CPU據(jù)此將自身內(nèi)存映像區(qū)的相應數(shù)據(jù)一次搬入雙口RAM，搬移完畢后，Modbus協(xié)議模塊進行應答數(shù)據(jù)組幀，并向監(jiān)控上位機發(fā)回應答數(shù)據(jù)，實現(xiàn)對監(jiān)控數(shù)據(jù)的實時可靠采集。

　　圖 1 通信系統(tǒng)組成結(jié)構(gòu)

　　2 基于雙口RAM的數(shù)據(jù)交互設計

　　2.1 雙口RAM定制及內(nèi)存映射設計

　　目標SoC中的待監(jiān)控數(shù)據(jù)狀態(tài)量在內(nèi)存中的存儲方式，可抽象表示為如圖2中內(nèi)存映像。

　　圖 2 雙口 RAM 的內(nèi)存映射機制

　　雙口RAM中存儲當前待監(jiān)控數(shù)據(jù)對象集合，是目標CPU內(nèi)存映像區(qū)的一個數(shù)據(jù)子集。由于當前監(jiān)控對象可隨機落在內(nèi)存映像區(qū)的任意存儲塊上，雙口RAM的內(nèi)存映射方式選取為隨機映射，如圖2所示。

　　分散存放于CPU內(nèi)存映像區(qū)的監(jiān)控對象，映射為雙口RAM中的連續(xù)存儲區(qū)。上位機基于Modbus協(xié)議與FPGA片上系統(tǒng)通信時，訪問連續(xù)的地址單元，保證了數(shù)據(jù)訪問速度，提高系統(tǒng)的通信效率。

　　2.2 雙口RAM中的數(shù)據(jù)操作設計

　　2.2.1 上位機對雙口RAM的讀寫操作

　　PC上位機為通信發(fā)起方，通過串口與FPGA片上系統(tǒng)連接，采用Modbus-RTU協(xié)議進行數(shù)據(jù)通信，完成對運行參數(shù)的讀取和寫入等操作，實現(xiàn)監(jiān)控功能。

　　表 1 監(jiān)控通信過程占用 CPU 時間

　　用戶在人機界面輸入本次待監(jiān)控對象信息， 后臺軟件依據(jù)Modbus幀結(jié)構(gòu)及約定的雙口RAM內(nèi)存映射機制，組成監(jiān)控命令幀并通過串口發(fā)出。FPGA片上系統(tǒng)對收到的命令幀進行解析，獲取操作功能碼、目標地址、數(shù)據(jù)包大小等信息，據(jù)此向雙口RAM區(qū)寫入待操作數(shù)據(jù)地址集，寫入完畢后向目標CPU申請通信中斷。根據(jù)Modbus命令幀中給出的數(shù)據(jù)操作長度，一次可對多個數(shù)據(jù)單元進行讀/寫操作。