基于Cadence的高速PCB設計方案

　　3.1 傳統(tǒng)的設計方法

　　如圖1是傳統(tǒng)的設計方法，在最后測試之前，沒有做任何的處理，基本都是依靠設計者的經(jīng)驗來完成的。在對樣機測試檢驗時才可以查找到問題，確定問題原因。為了解決問題，很可能又要從頭開始設計一遍。無論是從開發(fā)周期還是開發(fā)成本上看，這種主要依賴設計者經(jīng)驗的方法不能滿足現(xiàn)代產(chǎn)品開發(fā)的要求，更不能適應現(xiàn)代高速電路高復雜性的設計。所以必須借助先進的設計工具來定性、定量的分析，控制設計流程。

圖1 傳統(tǒng)高速設計流程

　3.2 Cadence設計方法

　　現(xiàn)在越來越多的高速設計是采用一種有利于加快開發(fā)周期的更有效的方法。先是建立一套滿足設計性能指標的物理設計規(guī)則，通過這些規(guī)則來限制PCB布局布線。在器件安裝之前，先進行仿真設計。在這種虛擬測試中，設計者可以對比設計指標來*估性能。而這些關鍵的前提因素是要建立一套針對性能指標的物理設計規(guī)則，而規(guī)則的基礎又是建立在基于模型的仿真分析和準確預測電氣特性之上的，所以不同階段的仿真分析顯得非常重要。Cadence軟件針對高速PCB的設計開發(fā)了自己的設計流程，如圖2它的主要思想是用好的仿真分析設計來預防問題的發(fā)生，盡量在PCB制作前解決一切可能發(fā)生的問題。與左邊傳統(tǒng)的設計流程相比，最主要的差別是在流程中增加了控制節(jié)點，可以有效地控制設計流程。它將原理圖設計、PCB布局布線和高速仿真分析集成于一體，可以解決在設計中各個環(huán)節(jié)存在的與電氣性能相關的問題。通過對時序、信噪、串擾、電源結構和電磁兼容等多方面的因素進行分析，可以在布局布線之前對系統(tǒng)的信號完整性、電源完整性、電磁干擾等問題作最優(yōu)的設計。

圖2 Cadence高速設計流程

　　4 結語

　　高速PCB設計是一個很復雜的系統(tǒng)工程，只有借助于那些不僅能計算設計中用到的每個元器件的物理特性和電氣特性的影響及其相互作用，還必須能從設計的PCB中自動提取和建立模型，并且具有提供對實際設計操作產(chǎn)生動態(tài)特性描述的仿真器等強大功能的EDA軟件工具，才能更全面地解決以上信號完整性、電磁干擾、電源完整性等問題。在具體設計過程中，在橫向上要求各部分的設計人員通力合作，在縱向上要求設計的各個階段綜合考慮，把設計和仿真貫穿于整個設計過程，實現(xiàn)過程的可控性，具體指標的量化。只有這樣才能做到高效的設計。