功率芯片結(jié)合納米技術(shù)推進(jìn)功率轉(zhuǎn)換技術(shù)進(jìn)步
英飛凌汽車電子生態(tài)圈
另一方面，功率芯片制造商正不斷開發(fā)能夠處理高電壓和大電流的技術(shù)。將交流電網(wǎng)電壓轉(zhuǎn)換至中間母線需可靠的設(shè)備提供數(shù)百伏電壓和數(shù)安培電流。同時(shí)，再由母線電壓轉(zhuǎn)換至最終負(fù)載電壓則需要數(shù)百安培電流的低壓設(shè)備。上述功率轉(zhuǎn)換已在個(gè)人電腦上實(shí)現(xiàn)了，它先將線路功率因數(shù)校正(PFC)電壓降至電源盒外的母線電壓，再降至主板的通用低電壓, 這充分展示了新的高電壓和大電流半導(dǎo)體技術(shù)及其架構(gòu)的效用。
諧波極限值和功率因數(shù)校正
當(dāng)電氣負(fù)載(如PC)消耗的電流與輸入電壓(AC線路)同相，且電流不失真(正弦波)時(shí)，交流電網(wǎng)的功率輸出可達(dá)到最佳狀態(tài)。為此，作為歐洲標(biāo)準(zhǔn)的IEC 6100-2-3規(guī)定了各類設(shè)備的諧波極限值。例如，所有消耗功率超過75W的個(gè)人電腦的諧波(度數(shù) n=3、5、...至39) 都必須處于或低于給定的曲線(以mA/W為單位)。目前,臺(tái)式機(jī)的功耗在140W至250W之間，這意味著所有銷售到歐洲的PC都必須符合上述標(biāo)準(zhǔn)。當(dāng)這項(xiàng)標(biāo)準(zhǔn)確立后，世界其它地區(qū)都將逐步按照其執(zhí)行。
 |
電源線路(PLINE=VLINE*ILINE)具有雙倍頻率 |
諧波越高, 限制越嚴(yán)格。但這些諧波的能量也越少，更易于濾波。根據(jù)該規(guī)范，允許諧波電流的最大輸出大于600W，這樣要在更高功率下符合這一規(guī)范就更具挑戰(zhàn)性。
功率因數(shù)(PF)是與線路提供功率的綜合質(zhì)量相關(guān)的一個(gè)總體參數(shù)，它與輸入電流總諧波失真(THD)的關(guān)系如下式所示：
PF = cos( /(1+THD2)1/2 [1]
式中(是線路電壓和消耗電流間的相位差。無相位差((=0)，且無失真(THD=0)時(shí)， PF=1。由于分子(cos( (在0到1之間， 而分母總是大于或等于1，因而PF (=1。
由于IEC 61000-3-2標(biāo)準(zhǔn)規(guī)定了THD的諧波分量，THD和PF因此都不足以度量性能。實(shí)際上，這一規(guī)范的度量和遵從標(biāo)準(zhǔn)為諧波失真參數(shù)，這個(gè)參數(shù)以及達(dá)到這一規(guī)范的技術(shù)一般被劃分到“PFC”或“功率因素校正”的類別中。
理論上，PF表達(dá)式中的cos( 既可為正，也可為負(fù)。請(qǐng)記住，負(fù)的cos( 值相當(dāng)于負(fù)載電路對(duì)線路供電的情形。在基于二極管橋的整流電路中，這種情形是不可能發(fā)生的。
諧波極限值規(guī)范的約束
將功率從交流電網(wǎng)引至負(fù)載的標(biāo)準(zhǔn)方法是直接在負(fù)載兩端跨接二極管橋整流器。如以由二極管橋式整流器和阻抗負(fù)載組成的簡單系統(tǒng)為例，橋后的電壓和電流則不失真，無相位差，可整流為正弦波，且PF=1 (圖1)。在這種情況下，輸入到負(fù)載上的功率由倍頻、零最小和瞬時(shí)值波形構(gòu)成：
P(t)= (V2/R)*sen2(t = (1/2)*(V2/R)*(1-cos2(t) [2]
式中V是線路電壓的幅度，R為負(fù)載，(為線路的角頻率2(f，f=50Hz或60Hz。由方程[2]可得實(shí)際或平均的功率為：
PAVE=(1/2)*V2/R = VRMS2/R [3]
隨時(shí)間變化的零平均脈動(dòng)功率為：
PPΜLS = -(1/2)*(V2/R)*cos2(t [4]
這個(gè)簡單例子描述了理想的AC線路整流電路模型。而另一方面，該電路沒有能量存儲(chǔ)功能，整流器輸出端功率具有AC線路的倍頻分量。在這一理想化的模型中，典型的負(fù)載實(shí)際上需要恒定(DC)功率。因此，它必須具有大容量的能量存儲(chǔ)元件，一般采用處理非失真輸入功率P(t)和DC輸出功率PAVE差異的電解電容來實(shí)現(xiàn)。這個(gè)差異自然是由[4]所給出。
 |
功率轉(zhuǎn)換鏈高級(jí)方塊圖，從交流線端至中間電壓總線Vbus。 |
在負(fù)載中添加一個(gè)小電容C將使通過負(fù)載的電壓變得平滑，紋波減少，但由于電流波形嚴(yán)重偏離了正弦波并采用了目前脈沖的形狀，因而使到PFC減小。連接電容的粗糙橋式整流器是IEC-61000-3-2規(guī)范制訂以前，多數(shù)商業(yè)設(shè)備所采用的常規(guī)無PFC電路架構(gòu)，PFC技術(shù)是在低輸入諧波電流量和嚴(yán)格調(diào)節(jié)輸出電壓下，維持輸入和輸出功率匹配的方法。
PFC架構(gòu)
PFC的一般架構(gòu)包括與AC線路接口的穚式整流器，以及PFC升級(jí)。PFC級(jí)存儲(chǔ)著電容C (圖2) 中的無功功率，然后是PWM升壓級(jí)。正如前文中討論，PFC級(jí)可實(shí)現(xiàn)線路電壓和電流的良好匹配。
在完全平衡的條件下(PF=1)，我們會(huì)發(fā)現(xiàn)AC線路側(cè)的波形如圖1(a)所示。而在整流側(cè)，電容C產(chǎn)生的無功功率為：
PCR(-VCDC*C*2(*VCRIPPLE*cos2(t [5]
式中VCDC 為電容兩端的DC電壓，VCRIPPLE 為其紋波峰值，而(=2(f為線路電壓的角頻率(f=50/60Hz)。應(yīng)注意PCR 類似于圖1系統(tǒng)(無電容)中的PPΜLS。由方程[5]可得：
VCRIPPLE ( PCR(PEAK)/ VCDC*C*2( [6]
這是很有用的設(shè)計(jì)公式，它揭示了電容C、直流電壓及紋波值之間的折衷關(guān)系。在經(jīng)過PFC級(jí)線路處理后的諧波量, 通過DC/DC轉(zhuǎn)換器的消除電容C的過濾，即可充分去除輸入的紋波電壓。
PFC和PWM的實(shí)現(xiàn)
圖2中的控制是組合IC器件，它是非常小巧的芯片，在電路板上集成了兩個(gè)控制環(huán)路。PFC部分是由電感L1、開關(guān)Q1 (MOSFET)、大電容C和二極管D1構(gòu)成，這是受控于PFC/PWM控制器的一半電路。然后通過“前向”轉(zhuǎn)換器將C上的電壓調(diào)節(jié)至總線電壓。組合IC的另一半用于初級(jí)控制，其中包括開關(guān)Q2和Q3、二極管D2-D5、無源元件L2和C2，電壓參考IC用于次級(jí)控制。該轉(zhuǎn)換需要隔離高輸入和低輸出電壓，通過正向轉(zhuǎn)換通道的變壓器(T)和反饋通道的光耦來實(shí)現(xiàn)隔離。
 |
圖3. 升壓二極管器件的剖面圖 |
控制器架構(gòu)
控制器由主變壓器(T)供電(Vcc引腳)，即輔助次級(jí)繞組變壓器(圖中未標(biāo)明)產(chǎn)生一個(gè)相對(duì)較低的電壓(15V)。由于每個(gè)控制器I/O引腳的電壓都低于15V，因此該芯片采用低壓密集型BiCMOS工藝。當(dāng)PFC和PWM兩部分的運(yùn)作協(xié)調(diào)有效時(shí)，可以最低的成本(BOM)實(shí)現(xiàn)PFC和PWM功能。PFC部分通過上升沿調(diào)節(jié)控制。MOSFET Q1在時(shí)鐘邊緣關(guān)斷，并根據(jù)PFC方波的前導(dǎo)/上升沿，在環(huán)路控制下導(dǎo)通。PWM用“拖尾”調(diào)制進(jìn)行控制。MOSFET Q2在時(shí)鐘邊緣導(dǎo)通，并根據(jù)PWM方波的拖尾/下降沿，在環(huán)路控制下關(guān)閉。相應(yīng)地，在同步時(shí)鐘的作用下，兩個(gè)晶體管決不同時(shí)消耗電流，這樣進(jìn)一步重新分散電流，從而使高電壓輸入電容的數(shù)值降至最小。請(qǐng)注意，在50Hz時(shí)，波型與圖1中的曲線類似，當(dāng)時(shí)鐘頻率為67KHz時(shí)，開關(guān)調(diào)節(jié)器的限幅波形使電流出現(xiàn)紋波。
離線功率晶體管
線路與變壓器基層之間的所有二極管及DMOS開關(guān)均為高壓器件。IEC 61000-3-2規(guī)定單相供電線路中的電壓最大不超過240VRMS(三相線路最大為415VRMS)。因此，這些元件可承受400V至1000V電壓。圖3的升壓二極管的反向電壓高(600V)，正向壓降小(8A時(shí)為1.5V)，它是超快速的恢復(fù)整流器(trr60ns)。它的玻璃鈍化離子注入外延結(jié)構(gòu)如圖3所示。其它高壓元件為可承受600V電壓的超快速ΜF(xiàn)4005續(xù)流二極管和開關(guān)Q1-3。它們都是采用平面條紋DMOS工藝制造的500V N溝道增強(qiáng)型MOSFET，開關(guān)速度高，開態(tài)電阻非常低(在10V VGS下的開態(tài)電阻為0.73()。
轉(zhuǎn)換為低電壓的DC-DC轉(zhuǎn)換
總線電壓VBΜS (如12V)通過開關(guān)調(diào)節(jié)器(一般為同步降壓轉(zhuǎn)換器)分配和降低，將電壓降低為常用的3.3V、2.5V、1.8V或VCPΜ。達(dá)到50A負(fù)載的理想上升沿波谷控制結(jié)構(gòu)是兩相交替同步降壓轉(zhuǎn)換器，每相的開關(guān)頻率可達(dá)1MHz。該IC可直接驅(qū)動(dòng)分立DMOS晶體管的高邊和低邊，其集成驅(qū)動(dòng)器的阻抗低(1歐)。
 |
圖4. 高壓DMOS晶體管的剖面圖 |
未來趨勢(shì)
有源功率因數(shù)校正的方法容易滿足IEC 6100-3-2的功率因數(shù)規(guī)范，但所需元件太多。先進(jìn)的組合IC在同一裸片上集成了兩個(gè)控制器，從而降低了半導(dǎo)體元件的復(fù)雜度。然而，這兩個(gè)控制器是截然不同的，各自需要一套完整的無源元件來實(shí)現(xiàn)相關(guān)功能。因此，未來的理想器件是真正的單級(jí)PFC/PWM控制器，它可將復(fù)雜性降低一半或以上，而且不會(huì)影響性能。PFC/PWM功能的集成仍處于初發(fā)階段，未來將出現(xiàn)完善的新型架構(gòu)，可大幅削減現(xiàn)有方案的物料費(fèi)用。
就功率分配的發(fā)展趨勢(shì)而言，即從VBΜS至低壓的DC/DC轉(zhuǎn)換，目前的主流架構(gòu)是采用交替的同步降壓轉(zhuǎn)換器，未來的挑戰(zhàn)是: 采用能夠快速響應(yīng)負(fù)載變化的架構(gòu)，以減少輸出電容數(shù)量。人們需要在這些領(lǐng)域開展許多研究工作，這類技術(shù)的突破對(duì)于整個(gè)功率轉(zhuǎn)換市場都是非常重要的。
評(píng)論