賽靈思ISE 11.1 量身打造四種工具流程

全新 ISE 設(shè)計(jì)套件配置版本

賽靈思 ISE 設(shè)計(jì)套件 11.1提供了四種全新的不同配置版本：邏輯版本、嵌入式版本、DSP 版本和系統(tǒng)版本。每種版本都提供完整的設(shè)計(jì)流程，包括相關(guān)工具、針對(duì)特定領(lǐng)域和應(yīng)用的IP，以及參考設(shè)計(jì)。

除了提供上述四種全新的ISE 設(shè)計(jì)套件配置版本外，賽靈思還繼續(xù)推出 ISE WebPACK?軟件（賽靈思工具流程的限定器件版）、SDK、ChipScope Pro 分析器、EDK和DSP（AccelDSP? 綜合工具和System Generator for DSP），作為獨(dú)立的產(chǎn)品供用戶添加到自己的流程中。

邏輯版本

全新邏輯版本是面向RTL設(shè)計(jì)的完整流程，其特性有助于縮短運(yùn)行時(shí)間，提高存儲(chǔ)器利用率、可用性、精確度，以及優(yōu)化功耗等，相對(duì)于前一版本而言，不僅能將動(dòng)態(tài)功耗降低高達(dá) 10%，存儲(chǔ)器利用率提高28%，而且還可將布局和布線編譯時(shí)間縮短1/2。

邏輯版本既可作為所有賽靈思設(shè)計(jì)人員所選版本流程的基礎(chǔ)，也可作為一個(gè)獨(dú)立的套件，其包括所有賽靈思老客戶熟悉的工具。

邏輯版本包括 ISE Foundation? 軟件、PlanAhead? 設(shè)計(jì)分析工具、帶Serial I/O工具包的 ChipScope Pro 分析器、ISE Simulator 以及 CORE Generator? 工具 IP。

邏輯版本：創(chuàng)建設(shè)計(jì)方案

在邏輯版本流程中，用戶可在 ISE Foundation 中打開(kāi) ISE Project Navigator以啟動(dòng)項(xiàng)目。利用該工具，用戶可啟動(dòng) CORE Generator 界面并選擇最適合設(shè)計(jì)需要的 IP 核。隨后用戶可用 Project Navigator 中的 HDL 編輯器來(lái)編寫(xiě)設(shè)計(jì)方案的 HDL 表示。CORE Generator 軟件包括數(shù)百個(gè)針對(duì)專門(mén)領(lǐng)域和應(yīng)用的內(nèi)核，允許用戶快速將預(yù)定義的功能添加到設(shè)計(jì)方案中，從而集中主要精力創(chuàng)建設(shè)計(jì)方案的增值部分。在 ISE 設(shè)計(jì)套件 11.1 工具中，賽靈思針對(duì)視頻市場(chǎng)需求增加了新的IP，也為所有賽靈思內(nèi)核提供了版本數(shù)據(jù)，使用戶全面監(jiān)控內(nèi)核情況。

設(shè)計(jì)人員隨后可用 ISE 設(shè)計(jì)套件 軟件中的賽靈思存儲(chǔ)器接口生成器 (MIG) 工具生成適用于賽靈思 FPGA 的存儲(chǔ)器控制器和接口。MIG 工具還可生成未加密的 Verilog 或 VHDL 設(shè)計(jì)文件、UCF 約束文件、仿真文件和實(shí)施腳本文件，以簡(jiǎn)化設(shè)計(jì)流程。在上一版本的 ISE 設(shè)計(jì)套件 軟件中，MIG 用戶在修改存儲(chǔ)器模塊的引腳分配時(shí)必須了解布局、布線和時(shí)序限制情況。在 ISE 設(shè)計(jì)套件 11.1 中，賽靈思對(duì)相關(guān)工具進(jìn)行了改進(jìn)，布局和布線引擎在存儲(chǔ)器接口的引腳分配發(fā)生變動(dòng)時(shí)能自動(dòng)實(shí)施設(shè)計(jì)方案（用戶不必手動(dòng)改變布局和布線限制）。此外，在將功能集成到設(shè)計(jì)方案中時(shí)，用戶還能獲得 PCIe? 接口內(nèi)核的可預(yù)見(jiàn)時(shí)序功能。ISE 設(shè)計(jì)套件 11.1 工具目前支持 DDR3 SDRAM、DDR2 SDRAM、DDR SDRAM、QDRII SRAM、DDRII SRAM以及RLDRAM II。

用戶選定模塊并創(chuàng)建 HDL 表達(dá)后，即可綜合設(shè)計(jì)方案，執(zhí)行平面規(guī)劃，并前瞻性地進(jìn)行引腳分配。

針對(duì)邏輯綜合，ISE 設(shè)計(jì)套件 軟件提供了內(nèi)置的 XST 綜合引擎。在 ISE 設(shè)計(jì)套件 11.1 中，XST 綜合的運(yùn)行速度比上一版本平均提高 1.6 倍。

所有 ISE 軟件版本的捆綁（包括 ISE WebPACK 工具）都免費(fèi)配套提供 PlanAhead 軟件的完整版。PlanAhead 工具是一款功能齊全的設(shè)計(jì)分析駕駛艙，提供了高級(jí) FPGA 實(shí)施管理的關(guān)鍵特性，如I/O引腳分配、平面規(guī)劃、設(shè)計(jì)分析和實(shí)施等功能?，F(xiàn)在，我們可從 Project Navigator 中調(diào)用 PlanAhead 工具，執(zhí)行引腳規(guī)劃和平面規(guī)劃等工作。此外該工具也可作為獨(dú)立的可執(zhí)行文件使用，提供高級(jí)實(shí)施和調(diào)試功能。

在 ISE 設(shè)計(jì)套件 11.1 中，用戶能通過(guò) PlanAhead 工具獲得 ChipScope Pro 調(diào)試工具內(nèi)核插入功能，其中包括全新向?qū)Чδ?，能幫助用戶在所有設(shè)計(jì)方案中方便地插入測(cè)試監(jiān)控邏輯，從而更方便地監(jiān)控信號(hào)，隨后還能通過(guò) ChipScope Pro 工具查找錯(cuò)誤。

設(shè)計(jì)人員可用 PlanAhead 軟件的引腳布局功能來(lái)進(jìn)行引腳分配，再將引腳布局信息發(fā)送給PCB 設(shè)計(jì)人員，從而盡早啟動(dòng) PCB 開(kāi)發(fā)工作。

邏輯版本用戶還能在設(shè)計(jì)流程的各個(gè)環(huán)節(jié)利用 PlanAhead 軟件中的 TimeAhead 功能來(lái)獲得實(shí)施布局和布線估算，了解給定的平面規(guī)劃安排對(duì)時(shí)序預(yù)算會(huì)產(chǎn)生什么影響。用戶獲得大致的平面規(guī)劃后，就能利用實(shí)施運(yùn)行功能。該功能驅(qū)動(dòng) ISE 軟件的布局和布線引擎創(chuàng)建一種或多種不同設(shè)計(jì)實(shí)施方案，以及嘗試多種不同的布局方案，并最終確定在單元利用率、節(jié)能和設(shè)計(jì)性能等方面表現(xiàn)最出色的布局方案。在布局過(guò)程中，用戶可發(fā)現(xiàn)出現(xiàn)時(shí)序違規(guī)的區(qū)域，然后對(duì)功能和模塊調(diào)整修改，優(yōu)化設(shè)計(jì)方案，解決時(shí)序問(wèn)題，并快速再次運(yùn)行實(shí)施方案來(lái)比較結(jié)果。

邏輯版：采用 ISE 設(shè)計(jì)套件 驗(yàn)證設(shè)計(jì)方案

邏輯版還包含廣泛系列的分析與測(cè)試工具，可幫助用戶驗(yàn)證其設(shè)計(jì)方案的功能性、時(shí)序與功耗。

邏輯版針對(duì)邏輯仿真提供了 ISim 仿真器。此外也可使用 Mentor Graphics ModelSim Xilinx Edition (MXE-III)、Cadence NCSim 以及 Synopsys VCS 仿真器。在 ISE 11.1 軟件中，ISim的運(yùn)行速度比此前版本 10.1 (service pack 3) 快 2 倍。ISE 軟件的邏輯版還集成了更快速的SecureIP 仿真模型，能對(duì)專用模塊進(jìn)行建模。此外，ISim 現(xiàn)在還提供了類似于示波器的波形察看器和導(dǎo)航功能，能編寫(xiě) Switching Activity Interchange Format (SAIF) 以支持賽靈思 XPower工具的功率估算，同時(shí)還能導(dǎo)入和導(dǎo)出用戶波形設(shè)置。

邏輯版針對(duì)功耗分析提供了 XPower Estimator 和 Analyzer 工具。用戶首先通過(guò)輸入頻率、器件利用率以及 I/O 類型等數(shù)據(jù)完成 XPower Estimator 的數(shù)據(jù)表單，明確其設(shè)計(jì)方案的功耗目標(biāo)。設(shè)計(jì)方案的放置和布線完成后，用戶可使仿真器生成 VCD 文件，并用 XPower Analyzer 確保設(shè)計(jì)方案能夠滿足其功耗目標(biāo)。

在邏輯版中，ChipScope Pro 工具使用戶能直接在其設(shè)計(jì)方案中插入邏輯分析器、總線分析器以及虛擬 I/O 低規(guī)范軟件內(nèi)核 (Low-profile software core)。用戶插入分析器 IP 后，即可查看嵌入式或軟處理器等所有內(nèi)部信號(hào)或節(jié)點(diǎn)，如同使用了外接示波器。

ISE 11.1軟件還提供了 ChipScope Pro Serial I/O 工具套件作為 ISE 設(shè)計(jì)套件 各版本的標(biāo)準(zhǔn)特性。該工具使用戶能夠設(shè)置并調(diào)試 Virtex-4 FX、Virtex-5 LXT、Virtex-5 SXT、Virtex-5 FXT 以及 Virtex-5 TXT FPGA 串行 I/O 通道，測(cè)量多通道的比特誤差率，在串行 I/O 通道與系統(tǒng)其他部分交互的同時(shí)實(shí)時(shí)調(diào)節(jié)高速串行收發(fā)器參數(shù)等。此外，該工具還包含支持所有標(biāo)準(zhǔn)串行 I/O 數(shù)據(jù)分組的內(nèi)置模式生成器和模式接收機(jī)。

邏輯版：采用 ISE 設(shè)計(jì)套件 實(shí)施設(shè)計(jì)

邏輯版還包含更高性能的放置與布線引擎。

賽靈思已添加了最新的內(nèi)置活動(dòng)估算引擎來(lái)實(shí)施工具流程，能在設(shè)計(jì)的實(shí)施階段自動(dòng)識(shí)別功耗大的模塊。識(shí)別出功耗大的模塊之后，該工具可執(zhí)行再綜合任務(wù)，以便在相關(guān)模塊中重新編輯可減少這些模塊中開(kāi)關(guān)元件的邏輯。

此外，賽靈思還在 ISE 軟件中為放置和布線引擎添加了新的功耗降低特性。ISE 11.1 軟件放置器現(xiàn)在可提供最新的時(shí)鐘門(mén)控特性，在用戶的指導(dǎo)下可采用全局時(shí)鐘緩沖器來(lái)替代高扇出寄存器時(shí)鐘啟用機(jī)制，而該特性反過(guò)來(lái)不僅有助于減小布線電容，而且還能夠最大限度地縮短連線長(zhǎng)度，從而使器件的整體動(dòng)態(tài)功耗銳降 10%。

除了低功耗特性之外，ISE 11.1 軟件的放置與布線引擎與 10.1 版本相比運(yùn)行速度快了 2倍，而 SmartGuide 中的增量實(shí)施引擎的運(yùn)行時(shí)間也加快了 2 倍。此外，賽靈思還為 Linux版的放置和布線引擎添加了多線程放置支持，可充分發(fā)揮多內(nèi)核處理器工作站的優(yōu)勢(shì)，從而幫助用戶進(jìn)一步加速放置與布線的運(yùn)行時(shí)間。

此外，賽靈思還對(duì) ISE 11.1 軟件中的 SmartXplorer 進(jìn)行了升級(jí)，其目前可支持計(jì)算中心的各個(gè)系統(tǒng)，使設(shè)計(jì)人員能夠在整個(gè)計(jì)算主機(jī)網(wǎng)絡(luò)上的執(zhí)行多個(gè)實(shí)施運(yùn)行。SmartXplorer 支持將實(shí)施運(yùn)行提交給裝入程序共享設(shè)備 (LSF) 與 Sun 網(wǎng)格引擎 (SGE) 分布式計(jì)算中心來(lái)處理，而 PlanAhead 軟件還支持將實(shí)施運(yùn)行提交給多個(gè) Linux 主機(jī)來(lái)執(zhí)行，從而可實(shí)現(xiàn)并行處理。