首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 邏輯設(shè)計

繼電器型搶答器的邏輯設(shè)計

  • 本文以四人繼電器型搶答器為例，介紹其邏輯設(shè)計方法。該型搶答器的特點是：強抗干擾、工作可靠、結(jié)構(gòu)簡單、維護方便和成本低廉。經(jīng)使用證明，效果良好。
  • 關(guān)鍵字： 繼電器  搶答器  邏輯設(shè)計  201704  

淺淡邏輯設(shè)計的學(xué)習(xí)(三)

  • 　　入門 　　結(jié)合一兩個小項目把上面所說的事情都做好后，差不多就可以進入入門的階段了(要求稍微嚴(yán)格了一點點，呵呵)。 　　入門階段要學(xué)的有：設(shè)計時序;理解約束的原理及如何加約束。 　　先談?wù)勗O(shè)計時序。 　　設(shè)計時序是進行邏輯設(shè)計的基本要求：時序是設(shè)計出來的，不是仿出來的，更不是湊出來的。 　　很多人在做邏輯設(shè)計時喜歡一上來就狂寫代碼，寫到一半后發(fā)現(xiàn)信號間的時序出問題了，只好推倒重來;好不容易反復(fù)了幾次之后，通過仿真軟件看了下，差不多要對了，于是再湊一下時序，竟然對了!但這個做法除了設(shè)計周期長外，
  • 關(guān)鍵字： 邏輯設(shè)計  時序  約束  

淺淡邏輯設(shè)計的學(xué)習(xí)(二)

  • 　　入門前 　　剛才開始接觸邏輯設(shè)計很多人會覺得很簡單：因為verilog的語法不多，半天就可以把書看完了。但是很快許多人就發(fā)現(xiàn)這個想法是錯誤的，他們經(jīng)常埋怨綜合器怎么和自己的想法差別這么大：它竟然連用for循環(huán)寫的一個計數(shù)器都不認(rèn)識! 　　相信上一段的經(jīng)歷大部分人都曾有，原因是做邏輯設(shè)計的思維和做軟件的很不相同，我們需要從電路的角度去考慮問題。 　　在這個過程中首先要明白的是軟件設(shè)計和邏輯設(shè)計的不同，并理解什么是硬件意識。 　　軟件代碼的執(zhí)行是一個順序的過程，編繹以后的機器碼放在存儲器里，等著C
  • 關(guān)鍵字： 邏輯設(shè)計  verilog  D觸發(fā)器  

淺淡邏輯設(shè)計的學(xué)習(xí)(一)

  • 　　我接觸邏輯設(shè)計有三年多的時間了，說是三年，其實真正有大的提高就是在公司實習(xí)的那一年期間。在即將去公司報到之前，把一些東西寫下來，希望讓大家少走些彎路。 　　學(xué)習(xí)邏輯設(shè)計首先要有項目掛靠，如果你覺得未來一段時間你都不可能有的話，接下來的內(nèi)容你就沒有必要再看了，花的時間再多也只能學(xué)到皮毛--很多細(xì)節(jié)的問題光寫代碼是發(fā)現(xiàn)不到的。而且要真正入門，最好要多做幾個項目(這三年大大小小的項目我做有七八個)，總線型的和數(shù)字信號處理型的最好都要接觸一些，因為這兩個方向的邏輯設(shè)計差異比較大：前者主要是控制型的，會涉及到
  • 關(guān)鍵字： 邏輯設(shè)計  IC  RTL  

嵌入式工程師不可不知的

  • 　　編者按：本文從技術(shù)和就業(yè)經(jīng)驗等角度，為即將進入嵌入式開發(fā)的工程師們詳細(xì)講述嵌入式的概念、嵌入式開發(fā)之間的異同以及應(yīng)該如何做出選擇。是一些經(jīng)驗之談，希望對大家有所幫助。 　　一.工程師眼中的“嵌入式系統(tǒng)” 　　在工程師看來：著重理解“嵌入”的概念，主要從三個方面來理解： 　　1.從硬件上，將基于CPU 的外圍器件，整合到CPU 芯片內(nèi)部，比如早期基于X86體系結(jié)構(gòu)下的計算機，CPU 只是有運算器和累加器的功能，一切芯片要靠外部橋路來擴展實現(xiàn)，象串口之
  • 關(guān)鍵字： 嵌入式系統(tǒng)  邏輯設(shè)計  C 語言  

單點溫度保護系統(tǒng)的容錯邏輯設(shè)計

  • 為了提高溫度保護系統(tǒng)的可靠性，在溫度保護的邏輯設(shè)計中可采用容錯設(shè)計，即盡可能考慮測溫環(huán)節(jié)在運行中容易出現(xiàn)的故障，并通過預(yù)先設(shè)置的邏輯措施來識別錯誤的溫度信號，以防保護系統(tǒng)誤動。
  • 關(guān)鍵字： 溫度保護  容錯  邏輯設(shè)計  系統(tǒng)    

采用模糊邏輯設(shè)計基于DSP發(fā)動機控制器

  • 越來越多企業(yè)開始使用變速驅(qū)動發(fā)動機來減少能源的消耗。這需要通過從微分(PID)控制器轉(zhuǎn)向基于模糊邏輯算法的系統(tǒng)來簡化設(shè)計，縮短開發(fā)時間，并消除復(fù)雜的數(shù)學(xué)公式。 　　但是，這對發(fā)動機提出了新的挑戰(zhàn)。當(dāng)使用傳統(tǒng)
  • 關(guān)鍵字： DSP  模糊  邏輯設(shè)計  發(fā)動機控制器    

賽靈思ISE 11.1 量身打造四種工具流程

  • 隨著Xilinx?ISE?設(shè)計套件11.1的推出，賽靈思在優(yōu)化設(shè)計方法、更好地滿足不同技能客戶的多樣化需求，以...
  • 關(guān)鍵字： 邏輯設(shè)計  賽靈思  嵌入式  DSP  FPGA  Xilinx  ISE  

MCS-51單片機與CPLD/FPGA接口邏輯設(shè)計

  • 在功能上，單片機與大規(guī)模CPLD有很強的互補性。單片機具有性能價格比高、功能靈活、易于人機對話、良好的數(shù)據(jù)處理能力濰點；CPLD/FPGA則具有高速、高可靠以及開發(fā)便捷、規(guī)范等優(yōu)點。以此兩類器件相結(jié)合的電路結(jié)構(gòu)在許多高性能儀器儀表和電子產(chǎn)品中仍將被廣泛應(yīng)用。本文就單片機與CPLD/FPGA的接口方式作一簡單介紹，希望對從事單片機和CPLD/FPGA研發(fā)的朋友能有所啟發(fā)。     單片機與CPLD/FPGA的接口方式一般有兩種，即總線方式與獨立方式，分別說明
  • 關(guān)鍵字： CPLD/FPGA  MCS-51  單片機  邏輯設(shè)計  嵌入式系統(tǒng)  

CADENCE邏輯設(shè)計技術(shù)為亞太芯片設(shè)計商帶來競爭優(yōu)勢

賽靈思面向最新VIRTEX-5 LXT平臺推出完整的邏輯設(shè)計解決方案

  • 最新的8.2i升級了ISE，PlanAhead和Chipscope Pro設(shè)計軟件 加速設(shè)計收斂并為Virtex-5 LXT FPGA提供增強的生產(chǎn)力   賽靈思公司(Xilinx, Inc. (NASDAQ: XLNX))宣布面向最新Virtex™-5 LXT FPGA平臺推出完整的邏輯設(shè)計解決方案，包含升級版集成軟件環(huán)境(ISE™)設(shè)計工具。Virtex™-5&nbs
  • 關(guān)鍵字： LXT平  VIRTEX-5  單片機  解決方案  邏輯設(shè)計  嵌入式系統(tǒng)  賽靈思  

賽靈思面向最新VIRTEX-5 LXT平臺

  • 最新的8.2i升級了ISE，PlanAhead和Chipscope Pro設(shè)計軟件加速設(shè)計收斂并為Virtex-5 LXT FPGA提供增強的生產(chǎn)力。  賽靈思公司今天宣布面向最新Virtex™-5 LXT FPGA平臺推出完整的邏輯設(shè)計解決方案，包含升級版集成軟件環(huán)境(ISE™)設(shè)計工具。Virtex™-5 LXT FPGA平臺是業(yè)內(nèi)第一款提供硬代碼PCI Express®
  • 關(guān)鍵字： FPGA  邏輯設(shè)計  賽靈思  
共12條 1/1 1
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473