FPGA設(shè)計的安全性，您準備好了嗎？

初學者如何選擇FPGA并掌握FPGA安全設(shè)計

“如何選擇自己所需要的FPGA？”針對初學者的種種疑問，專家給出了詳盡的建議：一般情況下，先針對設(shè)計，列出您想要實現(xiàn)的功能，大致畫個功能框圖。然后根據(jù)其功能和系統(tǒng)的要求大致推算出你需要的： 1) IO需求——可用IO數(shù)量、差分信號對、IO的電平格式等；2)電壓源的需求——系統(tǒng)提供哪些電壓?核電壓需要多少？IO電壓源需要哪些？ 3)封裝——用TQ？VQ？PLCC？BGA？還是其它的封裝形式？4)內(nèi)部RAM的需求——需要雙口RAM嗎？需要FIFO嗎？大小是多少？5)時鐘及速度需求——最大的時鐘速率是多少？需要多少個PLL？速度等級？全局時鐘有多少？6)邏輯資源和IPcore的需求——需要哪些IP核，大致占用多少資源？7)擴展和升級的需求——是否考慮IO和邏輯資源留有一些余量，以便以后的擴展？升級是否方便？8)價格的因素。也可以初步選定一個型號，直接在開發(fā)軟件中對你的程序進行編譯、綜合、布局布線等，這樣能清楚地可以看到你的設(shè)計占用的資源，然后再選擇合適的型號。

作為剛接觸FPGA的初學者，是否已開始就要深入了解芯片的安全設(shè)計的精髓或是原理，還是應該把重點放在如何設(shè)計代碼上？相信這一問題在FPGA初學者中具有一定代表性。專家建議，首先要理解FPGA的原理，然后設(shè)計一些小型代碼，在驗證設(shè)計的基礎(chǔ)上真正理解設(shè)計硬件的思想。芯片的安全設(shè)計是必然要理解的，不然很有可能一個靜電上去就毀掉芯片了。

安全設(shè)計是否引發(fā)成本提升？

工程師們非常關(guān)心安全設(shè)計的成本問題。專家通過基于SRAM的FPGA和單芯片的FPGA安全解決方案的比較，說明了這一問題。

基于SRAM的FPGA通常采用CPLD器件來實現(xiàn)其設(shè)計安全的解決方案，用CPLD來產(chǎn)生握手令牌傳送給FPGA，這是因為CPLD具有非易失性，關(guān)電時可保持配置數(shù)據(jù)。因此該方案可防止FPGA設(shè)計被拷貝，即使配置比特流被捕獲，也可以保證FPGA設(shè)計的安全性。但由于增加了一片CPLD，會導致成本增加、設(shè)計變得更復雜。

而Actel的FPGA是單芯片的，所有的編程信息已經(jīng)編程在FPGA內(nèi)部，有了加密選項，該信息不會被讀出。非常適合于作為專用的ASIC來使用，成本也不會增加。