基于FPGA的并行多通道激勵(lì)信號(hào)產(chǎn)生模塊

　　引 言

　　并行測(cè)試的實(shí)現(xiàn)途徑分為軟件方式和硬件方式。用軟件方式實(shí)現(xiàn)并行測(cè)試，關(guān)鍵是對(duì)測(cè)試任務(wù)的分解和調(diào)度，但可能會(huì)產(chǎn)生競(jìng)爭(zhēng)或者死鎖現(xiàn)象。因此，在測(cè)試資源有限并且任務(wù)分解和調(diào)度算法不成熟的情況下，用軟件實(shí)現(xiàn)并行測(cè)試會(huì)很困難。用硬件方式實(shí)現(xiàn)并行測(cè)試時(shí)，需要通過(guò)提供充足的測(cè)試資源來(lái)滿足并行測(cè)試的需求，而并行測(cè)試過(guò)程中激勵(lì)資源不足同樣會(huì)造成任務(wù)分解和調(diào)度難度增加，甚至導(dǎo)致競(jìng)爭(zhēng)和死鎖，影響并行測(cè)試實(shí)現(xiàn)。因此，對(duì)多通道并行激勵(lì)信號(hào)的需求也是影響并行測(cè)試的關(guān)鍵因素。

　　1 并行測(cè)試技術(shù)

　　并行測(cè)試技術(shù)是把并行技術(shù)引入測(cè)試領(lǐng)域中，可以較好地完成同時(shí)對(duì)多個(gè)被測(cè)對(duì)象(UUT)任務(wù)進(jìn)行測(cè)試的一種先進(jìn)的測(cè)試方法和技術(shù)，屬于下一代測(cè)試技術(shù)范疇，是支撐NxTest ATS的新技術(shù)之一。它根植于并行處理技術(shù)，其宏觀表現(xiàn)為：在并行測(cè)試程序的控制下對(duì)多個(gè)被測(cè)對(duì)象(UUTs)同時(shí)測(cè)試。相比傳統(tǒng)順序測(cè)試技術(shù)，它通過(guò)對(duì)系統(tǒng)資源的優(yōu)化利用，可以大幅度提高測(cè)試效能及測(cè)試質(zhì)量，提高測(cè)試資源利用率，降低整個(gè)武器裝備測(cè)試成本。因此，研究并行測(cè)試技術(shù)對(duì)我國(guó)測(cè)試技術(shù)的發(fā)展和提高武器裝備戰(zhàn)時(shí)的快速維護(hù)保障能力具有重要意義。

　　2 多通道波形產(chǎn)生模塊

　　設(shè)計(jì)采用Altera公司的EP2C35作為整個(gè)系統(tǒng)的控制芯片，承擔(dān)整個(gè)并行多通道信號(hào)產(chǎn)生模塊的控制工作，內(nèi)部主要包括Nios II嵌入式軟核、波形產(chǎn)生控制器、PCI控制器等。

　　多通道波形產(chǎn)生模塊主要包括4個(gè)子模塊，分別為波形產(chǎn)生控制模塊、信號(hào)產(chǎn)生模塊、同步電路模塊和調(diào)理輸出模塊。波形產(chǎn)生模塊采用DDS技術(shù)，該技術(shù)產(chǎn)生的波形具備波形頻譜純凈，穩(wěn)定度高，切換時(shí)間短，頻率、相位和幅度可調(diào)等特點(diǎn)。設(shè)計(jì)中采用ADI公司的AD9854芯片來(lái)實(shí)現(xiàn)此模塊的功能。

　　波形產(chǎn)生模塊為4個(gè)通道，各通道之間相互獨(dú)立，且可以在不影響其他通道工作的情況下獨(dú)立地發(fā)起或者終止輸出。同時(shí)為了滿足測(cè)試系統(tǒng)對(duì)多路同步激勵(lì)的需求，模塊還需具備多通道同步的能力，并可以配置同步的通道數(shù)量及各通道間相互信號(hào)關(guān)系。輸出激勵(lì)的控制命令信號(hào)經(jīng)PCI總線傳輸?shù)?a class="contentlabel" href="http://2s4d.com/news/listbylabel/label/FPGA">FPGA中，FPGA將接收到的命令經(jīng)過(guò)解析后分別送入同步模塊、DDS信號(hào)產(chǎn)生模塊和調(diào)理輸出模塊。各通道的DDS信號(hào)產(chǎn)生模塊接收到控制命令后與同步模塊配合產(chǎn)生同步或者異步激勵(lì)，最后由調(diào)理輸出模塊實(shí)現(xiàn)輸出波形的濾波和幅度控制。圖1為多通道波形產(chǎn)生模塊硬件設(shè)計(jì)原理框圖。