基于點判決域的多模盲均衡算法及其FPGA實現(xiàn)

2.1 均衡器結(jié)構(gòu)設(shè)計及功能描述
多模盲均衡器結(jié)構(gòu)見圖2。

(1)信源模塊：利用線性反饋移位寄存器產(chǎn)生偽隨機序列，序列的特征多項式采用f(x)=1+x3+x7。經(jīng)過串/并變換后，將每一路的4個比特映射為對應(yīng)的電平序列，形成16QAM的同相和正交信號。
(2)濾波器模塊：濾波器模塊包括信道濾波器和均衡器，信道沖激響應(yīng)和均衡器權(quán)系數(shù)均采用FIR濾波器結(jié)構(gòu)。為了節(jié)省硬件資源，F(xiàn)IR濾波器采用串行結(jié)構(gòu)實現(xiàn)。信道濾波器采用系數(shù)固定的FIR濾波器，均衡器采用系數(shù)可調(diào)的FIR濾波器。
(3)判決模塊：判決裝置對均衡器的輸出進行決策，利用最小距離準則，在16QAM星座圖的字符集中找到與均衡器輸出最接近的點作為當前信號點的判決值。
(4)誤差計算及系數(shù)更新模塊：迭代誤差的計算依據(jù)式(12)進行，系數(shù)的更新則采用式(2)的最陡下降法。

2.2 數(shù)據(jù)格式及截位
在FPGA中，信號和數(shù)字用二進制定點有符號數(shù)表示，定點值采用補碼表示法[5]。算法中涉及的信號和變量的數(shù)據(jù)格式如表1所示。

算法執(zhí)行過程中，信源信號s(k)、信道系數(shù)h(k)、信道輸出x(k)、均衡器輸出y(k)、判決輸出d(k)均用8 bit字長表示；誤差信號e(k)、均衡器系數(shù)w(k)、步長因子則用16 bit字長表示；均方誤差mse(k)用32 bit字長表示。
在有限字長的情況下，加法運算和乘法運算會增加操作數(shù)的位寬，為了節(jié)約硬件資源，對乘法運算后的數(shù)據(jù)進行有效截斷。由于信號能量、信道系數(shù)均進行了歸一化，運算過程中沒有出現(xiàn)溢出現(xiàn)象，保證了運算結(jié)果的準確性。

3 MATLAB仿真及FPGA實現(xiàn)
針對16QAM系統(tǒng)對算法進行性能仿真和分析。均衡器的抽頭數(shù)為7，中心抽頭權(quán)值初始化為1，其余抽頭權(quán)值初始化為零。衛(wèi)星信道的信道參數(shù)為：幅頻響應(yīng)滿足奈奎斯特升余弦特性，群時延失真為2.25個碼元寬度，信道長度為6，F(xiàn)IR系數(shù)為：

圖3示出三種算法收斂速度比較，信道信噪比為25 dB，曲線通過100次獨立的蒙特卡洛夫仿真獲得。從圖中可見，CMA的穩(wěn)態(tài)誤差為-6 dB左右，MCMA的穩(wěn)態(tài)誤差為-12 dB左右，而多模算法的穩(wěn)態(tài)誤差達到了-21 dB，相對于前兩種算法，其優(yōu)勢非常明顯。三種算法的迭代速度均為4 000個碼元左右。

圖4(a)和4(b)分別由Matlab仿真和modelsim仿真得到，F(xiàn)PGA的時鐘周期為50 MHz。圖中顯示的是多模盲均衡算法前100個碼元均方誤差的迭代情況。從圖中可見，二者的結(jié)果一致，表明了FPGA設(shè)計的正確性。

圖5中是均衡器收斂后的一段波形圖。四條波形曲線由上到下依次是發(fā)送碼元、信道輸出、均衡器輸出和判決裝置輸出的同相分量。信號經(jīng)過信道后，產(chǎn)生了嚴重的畸變，即碼間干擾；經(jīng)過均衡器后，碼元之間的干擾被消除，與發(fā)送碼元波形非常接近；判決裝置依據(jù)最小距離準則對均衡器輸出進行判決，得到了正確的碼元輸出。

本文提出一種基于點域判決的多模盲均衡算法，并給出了該均衡器的FPGA設(shè)計和實現(xiàn)方案。多模盲均衡器和CMA均衡器相比，穩(wěn)態(tài)誤差提高了約15 dB，與MCMA均衡器相比，穩(wěn)態(tài)誤差提高了約9 dB。均衡器收斂后，能夠克服信號的幅度失真和相位失真，正確恢復(fù)發(fā)送端的信息。