DSP+FPGA的機(jī)載總線接口板研究（二）
加入技術(shù)交流群
圖4 發(fā)送模塊結(jié)構(gòu)框圖
FPGA內(nèi)部結(jié)構(gòu)是基于SRAM的，因此需要一片配置芯片固化內(nèi)部邏輯。為了便于調(diào)試，采用JTAG模式和被動(dòng)串行模式(PS)兩種配置模式，調(diào)試時(shí)使用JTAG模式直接將邏輯寫(xiě)入FPGA內(nèi)部，調(diào)試好后再用PS模式將程序?qū)懭肱渲眯酒?。通過(guò)對(duì)FPGA和配置芯片上的引腳進(jìn)行跳線，可選擇不同的配置方式。跳線電路如圖5所示。
圖5 FPGA配置跳線設(shè)置
FPGA作為DSP的一個(gè)I/O外設(shè)，必然要對(duì)它的寄存器地址統(tǒng)一編址。在此將FPGA編址在DSP的I/O空間。由于FPGA的接收通道和發(fā)送通道是共用DSP的16位數(shù)據(jù)線的，故接收通道和發(fā)送通道的數(shù)據(jù)寄存器可以占用一個(gè)地址。表1是FPGA各通道寄存器分配的地址。
表1 FPGA內(nèi)部各通道寄存器地址
3.3 DSP與FPGA及外部設(shè)備的通信
DSP(digital signal processor)是一種獨(dú)特的微處理器，是以數(shù)字信號(hào)來(lái)處理大量信息的器件。其工作原理是接收模擬信號(hào)，轉(zhuǎn)換為0或1的數(shù)字信號(hào)。再對(duì)數(shù)字信號(hào)進(jìn)行修改、刪除、強(qiáng)化，并在其他系統(tǒng)芯片中把數(shù)字?jǐn)?shù)據(jù)解譯回模擬數(shù)據(jù)或?qū)嶋H環(huán)境格式。它不僅具有可編程性，而且其實(shí)時(shí)運(yùn)行速度可達(dá)每秒數(shù)以千萬(wàn)條復(fù)雜指令程序，遠(yuǎn)遠(yuǎn)超過(guò)通用微處理器，是數(shù)字化電子世界中日益重要的電腦芯片。它的強(qiáng)大數(shù)據(jù)處理能力和高運(yùn)行速度，是最值得稱道的兩大特色。
評(píng)論