DSP+FPGA的機(jī)載總線接口板研究（二）

　　圖6 DSP與FPGA的連接示意圖

　　DSP提供I/O操作信號(hào)/IS、讀寫選定信號(hào)R/W、讀使能信號(hào)/RD、寫使能信號(hào)/WE以及地址線低四位A0、A1、A2、A3。通過這些控制邏輯信號(hào)可區(qū)分四路通道及每路通道的高低字。

　　DSP和FPGA提供的其它輔助的控制和狀態(tài)信號(hào)還包括：四路發(fā)送使能信號(hào)/ENTX[03],低電平有效;四路發(fā)送停止信號(hào)/TXT[03],低電平有效;接收數(shù)據(jù)到達(dá)信號(hào)/RER[03],用于告知DSP準(zhǔn)備接收某一路通道已經(jīng)到達(dá)的數(shù)據(jù);發(fā)送數(shù)據(jù)準(zhǔn)備好信號(hào)/TXR[03]信號(hào)，用于告知各個(gè)發(fā)送通道中是否還有未發(fā)出的數(shù)據(jù)暫存在FIFO里，低電平表示沒有數(shù)據(jù);發(fā)送通道FIFO滿信號(hào)FUL[03],高電平有效;GLOBCLRN信號(hào)，用于FPGA初始化時(shí)對(duì)其內(nèi)部進(jìn)行全局清零;TESTREQ信號(hào)，用于對(duì)整個(gè)系統(tǒng)的自檢。

　　整個(gè)電路板是通過雙口RAM與外設(shè)主機(jī)進(jìn)行通信的，雙口RAM負(fù)責(zé)暫存外設(shè)要發(fā)送的數(shù)據(jù)和暫存FPGA處理過的數(shù)據(jù)?？砂阉笾路譃?個(gè)區(qū)，每一個(gè)區(qū)負(fù)責(zé)存放四路接收通道和四路發(fā)送通道中的一路數(shù)據(jù)及控制字。利用雙口RAM左右兩中斷的信箱可指揮接口板進(jìn)行相應(yīng)的操作。4 軟件設(shè)計(jì)

　　軟件的設(shè)計(jì)主要是DSP編程，DSP程序的主要任務(wù)就是初始化、管理DSP外圍電路、控制FPGA的收發(fā)數(shù)據(jù)以及與外設(shè)交互。DSP的主程序流程圖如圖7所示。

　　圖7 DSP主程序流程圖

　　整個(gè)接口電路板調(diào)試通過后，經(jīng)過測(cè)試可以同時(shí)接收和發(fā)送四路ARINC429信號(hào)。這就解決了以往接口電路板通道數(shù)太少的瓶頸。

　　本系統(tǒng)利用FPGA密度高、結(jié)構(gòu)靈活、設(shè)計(jì)時(shí)間短和可編程的優(yōu)點(diǎn)，實(shí)現(xiàn)了對(duì)某路ARINC429信號(hào)的獨(dú)立處理，實(shí)現(xiàn)了對(duì)FPGA的控制管理及與外設(shè)的通信。