5G毫米波時(shí)代的基石 —— 封裝天線技術(shù)AiP

作為收發(fā)射頻（RF）信號(hào)的無源器件，天線決定了通信質(zhì)量、信號(hào)功率、信號(hào)帶寬、連接速度等通信指標(biāo)，是通信系統(tǒng)的核心。為了進(jìn)一步提升移動(dòng)通信系統(tǒng)的容量，采用毫米波頻率進(jìn)行定向通信的技術(shù)是5G預(yù)期配置的關(guān)鍵技術(shù)之一，通信頻段由6GHz以下（Sub-6GHz）提升至毫米波頻段（24GHz以上），從而通過更大的通信帶寬來提升通信系統(tǒng)的容量。

如何實(shí)現(xiàn)毫米波天線陣列，有兩種常見方式：AoC（Antenna on Chip）、AiP（Antenna in Package）。

AiP技術(shù)在5G市場(chǎng)中勝出

更高頻率的信號(hào)就意味著更大的饋線損耗，根據(jù)測(cè)算，傳統(tǒng)4G手機(jī)射頻前端的饋線損耗只有1dB不到，但是在毫米波頻段線損在2-4dB，損耗比低頻率波大。由于毫米波饋線損耗大，毫米波天線不能再作為分立器件單獨(dú)設(shè)計(jì)。因此，5G時(shí)代將天線與射頻前端進(jìn)一步集成就成為大勢(shì)所趨，保持輻射效率的同時(shí)縮小天線尺寸成為一項(xiàng)具有挑戰(zhàn)性的任務(wù)。

而這一集成趨勢(shì)在宏基站側(cè)就體現(xiàn)為基于Massive MIMO的AAU，在室分基站側(cè)就體現(xiàn)為由DAS向數(shù)字化室分的演進(jìn)，在終端側(cè)就體現(xiàn)為AiP的誕生。

AoC技術(shù)于縮減天線尺寸上的效能極佳，但需經(jīng)由半導(dǎo)體材料與制程上的統(tǒng)一，并與其他元件一同結(jié)合于單一芯片中，考量制造成本與芯片特性，AoC較適合應(yīng)用于太赫茲（Terahertz）頻段中，因此在頻段使用與成本等因素上，其競(jìng)爭(zhēng)力并不在毫米波頻段。

由于射頻元件大多使用GaAs為基底材料、天線多使用LCP（Liquid Crystal Polymer）為材料等，因而較適合應(yīng)用于SiP技術(shù)，使得封裝天線AiP技術(shù)逐漸勝出?，F(xiàn)階段各家芯片設(shè)計(jì)大廠（如Qualcomm）、射頻元件商（如Skyworks、Qorvo）及封測(cè)代工廠（如日月光、Amkor）等，大多選擇以AiP技術(shù)為研發(fā)方向切入5G通訊市場(chǎng)。

天線封裝技術(shù)與工作頻率

AiP技術(shù)可以說是5G毫米波頻段毫米波終端天線最適合的方案，基于封裝材料與工藝將天線、射頻收發(fā)器、射頻前端集成以及電源管理芯片集成在一起上，實(shí)現(xiàn)系統(tǒng)級(jí)無線通信模組，以減少射頻饋線帶來的損耗，實(shí)現(xiàn)更大的有效輻射功率。AiP技術(shù)兼顧了天線的性能、成本和體積，并具有高集成度的優(yōu)勢(shì)，代表著近年來天線技術(shù)的重大成就及5G毫米波頻段終端天線的技術(shù)升級(jí)方向。

CMOS工藝把射頻芯片和數(shù)字芯片集成到一起變成SoC這一步本身就是很大的突破，SoC芯片的問世，不僅大大降低了客戶產(chǎn)品的開發(fā)難度，且整個(gè)系統(tǒng)成本也隨之下降。那么到底能下降多少成本呢？從第一代的砷化鎵到鍺硅，整個(gè)系統(tǒng)成本大概降了50%；到了CMOS工藝的時(shí)代，跟上一代鍺硅相比又降了40%的系統(tǒng)成本；而到SoC時(shí)代，又會(huì)帶來30%的成本降低。在此之上如果把天線集成到系統(tǒng)形成一顆AiP的SoC芯片，整個(gè)系統(tǒng)成本能夠進(jìn)一步下探約25%，降本效果是非常明顯的。

天線尺寸與電磁波波長(zhǎng)成正比，客觀上毫米波天線的尺寸要比低頻率天線小很多，除了手持和其他小型毫米波設(shè)備所需的小尺寸，AiP技術(shù)還能提高信號(hào)完整性，減少信號(hào)衰減，并克服高頻率所帶來的范圍和傳輸挑戰(zhàn)。

在從700MHz過渡到4G LTE的3.5GHz，再到5G的6-60GHz的過程當(dāng)中，RF開關(guān)和頻帶復(fù)雜性以及天線設(shè)計(jì)和調(diào)試復(fù)雜性（從8x8 MIMO到68x4 MIMO）的增加是隨之出現(xiàn)的其中一些變化。AiP技術(shù)實(shí)現(xiàn)了5G所承諾的改進(jìn)，在封裝層面克服很多技術(shù)挑戰(zhàn)。

可以說毫米波天線集成技術(shù)是實(shí)現(xiàn)毫米波高分辨數(shù)據(jù)流、移動(dòng)分布式計(jì)算等應(yīng)用場(chǎng)景的關(guān)鍵技術(shù)。AiP技術(shù)具有廣泛的應(yīng)用，如2.4GHz的物聯(lián)網(wǎng)，60GHz的虛擬現(xiàn)實(shí)、增強(qiáng)現(xiàn)實(shí)和手勢(shì)識(shí)別，以及79GHz的汽車?yán)走_(dá)。然而，AiP技術(shù)真正具有突破性的應(yīng)用是在28GHz和39GHz的5G NR智能手機(jī)方面。綜上所述，AiP技術(shù)不再是一種選擇性技術(shù)，而是無線SoC的必選技術(shù)，將用于所有基于5G毫米波的基站和支持5G的電子產(chǎn)品。

5G正在全球范圍內(nèi)逐步商業(yè)化，雖然截至目前，只有不到10%的商業(yè)化或預(yù)商業(yè)化5G服務(wù)基于毫米波頻段，主要部署仍然是中頻（Sub-6GHz）。但是IDTechEx在《2024-2034年5G和6G封裝天線（AiP）：技術(shù)、趨勢(shì)和市場(chǎng)》中預(yù)測(cè)，2023年到2034年，應(yīng)用于5G毫米波的AiP復(fù)合年增長(zhǎng)率將達(dá)40.7%。在毫米波應(yīng)用大放異彩的今天，AiP技術(shù)優(yōu)化了毫米波性能，給予了毫米波充裕的設(shè)計(jì)靈活性，也將毫米波推向更多的應(yīng)用領(lǐng)域。

AiP技術(shù)演進(jìn)之路

AiP早期與藍(lán)牙無線技術(shù)一起發(fā)芽，由于其繼承發(fā)揚(yáng)了微帶天線、多芯片電路模塊、瓦片式相控陣結(jié)構(gòu)的集成概念，驅(qū)動(dòng)了研究者自90年代末不斷深入探索在芯片封裝上集成單個(gè)或多個(gè)天線，這一階段的研究工作主要集中在大學(xué)實(shí)驗(yàn)室，如何實(shí)現(xiàn)天線小型化是研究者所面臨的主要問題。

到了中期，AiP與60GHz無線技術(shù)及毫米波雷達(dá)一起成長(zhǎng)：2010年IBM便公布了用于60GHz相控陣系統(tǒng)的完整AiP方案，該方案基于LTCC工藝將16個(gè)矩形微帶天線集成在BGA封裝中，發(fā)射或接收裸芯片通過倒裝焊技術(shù)與AiP相連，之后IBM進(jìn)一步將其AiP的工作頻段推進(jìn)到94GHz；2011年、2012年三星、Intel則分別發(fā)布了用于60GHz的相控陣系統(tǒng)AiP方案，同樣基于LTCC與BGA工藝；2015年谷歌首次推出了使用60GHz信號(hào)快速追蹤人手移動(dòng)的手勢(shì)雷達(dá)。如今幾乎所有的60GHz無線通信和手勢(shì)雷達(dá)芯片都采用了AiP技術(shù)。

典型的AiP天線結(jié)構(gòu)

AiP工藝主要有LTCC（低溫共燒結(jié)陶瓷）、HDI（高密度互聯(lián)）及FOWLP（晶圓級(jí)扇出式封裝）三種方案?；诟叩募啥?、更好的散熱性、更低的傳輸損耗等優(yōu)勢(shì)，并結(jié)合目前的產(chǎn)業(yè)化進(jìn)度，F(xiàn)OWLP有望成為AiP天線的主流技術(shù)工藝。

FOWLP工藝不同于LTCC或HDI工藝，F(xiàn)OWLP不再需要疊層基片，轉(zhuǎn)而用模塑化合物、重新配置金屬與介質(zhì)層代替，基于FOWLP的AiP是由英飛凌公司研發(fā)的eWLB（嵌入式晶圓級(jí)封裝）工藝發(fā)展而來。

eWLB是將裸芯片嵌入在厚度為470μm的模塑化合物中。在裸芯片的扇入?yún)^(qū)以及封裝的扇出區(qū)涂有介質(zhì)層D1起到保護(hù)裸芯片的作用，D1層的厚度通常為6.5μm。重新配置的導(dǎo)體層（RDL）是沉積厚度為7.5μm的銅，用于實(shí)現(xiàn)連接線或天線。

由于eWLB工藝僅有一層金屬，不利于實(shí)現(xiàn)基于FOWLP的AiP。為此，臺(tái)積電開發(fā)出InFO-AiP技術(shù)，通過在模塑化合物上增加一層金屬，微帶天線輻射片由模塑化合物上面增加的金屬層實(shí)現(xiàn)，微帶天線地、饋線及耦合槽則在RDL金屬層實(shí)現(xiàn)。

FOWLP是fan-out Wafer Level Package的縮寫，其中WLP（晶圓級(jí)封裝）是以BGA（Ball Grid Array）技術(shù)為基礎(chǔ)，以wafer為加工對(duì)象，在wafer上同時(shí)對(duì)眾多芯片進(jìn)行封裝測(cè)試，最后切割成單個(gè)器件，可直接貼裝到基板或者PCB板上的封裝方案。WLP由于不需要中介層（interposer）、填充物（underfill）與導(dǎo)線架，并且省略黏晶、打線等制程，因此能夠大幅減少材料及人工成本，此外，WLP大多采用RDL（重布線層）與Bumping（凸塊）技術(shù)作為I/O排線手段，因此具有較小的封裝尺寸和較佳電性表現(xiàn)等優(yōu)勢(shì)，多應(yīng)用于注重輕薄、節(jié)能的3C芯片中。

WLP可分為fan-in（標(biāo)準(zhǔn)型扇入式）及fan-out（擴(kuò)散性扇出式）兩種，其中fan-in是在wafer未進(jìn)行切片前對(duì)wafer進(jìn)行封裝，之后再進(jìn)行切片分割，完成后的封裝大小和芯片尺寸接近。而fan-out則是基于wafer重構(gòu)技術(shù)，將芯片重新布局到一塊人工晶圓上，然后按照與標(biāo)準(zhǔn)的WLP工藝類似的步驟進(jìn)行封裝，封裝面積大于芯片面積。傳統(tǒng)的WLP封裝多采用fan-in形態(tài)，應(yīng)用于pin（引腳）數(shù)量較少的IC芯片，伴隨著IC引腳數(shù)目的增加，對(duì)錫球間距的要求日趨嚴(yán)格，加上PCB排線對(duì)于IC封裝后尺寸以及引腳位置的調(diào)整要求，因此衍生出fan-out。

值得注意的是，由于波長(zhǎng)短，電路尺寸小，加工精度極其重要，傳統(tǒng)技術(shù)難以保證AiP模組加工精度上的一致性。采用AME技術(shù)的電路板可以實(shí)現(xiàn)較高的加工精度，將磁介質(zhì)厚度精度控制在50um之內(nèi)，金屬走線精度控制在30-40um之內(nèi)，滿足對(duì)加工精度的需求。另外，AME技術(shù)可實(shí)現(xiàn)幾乎無限制的空間結(jié)構(gòu)，可實(shí)現(xiàn)傳統(tǒng)制造技術(shù)無法實(shí)現(xiàn)的特殊電路結(jié)構(gòu)、復(fù)雜空間構(gòu)造，材料結(jié)構(gòu)特性可控、加工過程可視化?？蓪?shí)現(xiàn)不同種類的基材以各種形式進(jìn)行復(fù)合、堆疊，滿足對(duì)高集成度、多功能AiP實(shí)現(xiàn)的需求，簡(jiǎn)化了傳統(tǒng)制板加工流程，降低了制造成本。