模擬: 對(duì)于采用雙向自動(dòng)檢測(cè)IC TXB0104在電平轉(zhuǎn)換端口傳輸中組態(tài)的分析

Abstract

TXB0104是應(yīng)用在AM3352（Sitara MCU/MPU等）和EMMC (嵌入式多媒體存儲(chǔ)卡)芯片之間通信的雙向自動(dòng)檢測(cè)電平轉(zhuǎn)換芯片。當(dāng)系統(tǒng)的軟件資源配置不足，需要電平轉(zhuǎn)換芯片自己識(shí)別信號(hào)傳輸方向的時(shí)候，需要注意外部硬件設(shè)計(jì)，不然可能會(huì)出現(xiàn)掛載時(shí)好時(shí)壞的失效情況。

問(wèn)題背景：

EMMC與AM3352掛載失敗，定位為TXB0104工作異常。實(shí)測(cè)中發(fā)現(xiàn)如圖中線路所示：

1.只有D0通道無(wú)信號(hào)，因?yàn)閷0數(shù)據(jù)線由主芯片（AM3352）側(cè)飛線到EMMC，D0開(kāi)始傳輸數(shù)據(jù)信號(hào)，eMMC掛載正常（該情況下在AM3352側(cè)也能測(cè)到D1/2/3的數(shù)據(jù)波形）；

2.將D0飛線跨過(guò)該轉(zhuǎn)換芯片，同時(shí)斷開(kāi)D2（在轉(zhuǎn)換芯片與eMMC之間），掛載失??；——綜合1、2，說(shuō)明D2在掛載的時(shí)候需要使用到，同時(shí)在雙向電平轉(zhuǎn)換芯片中D2通道正常；

3.將D0和D2數(shù)據(jù)線在U7中對(duì)應(yīng)的電平轉(zhuǎn)換通道中交叉焊接，測(cè)試D0無(wú)信號(hào)（D0無(wú)信號(hào)的時(shí)候D1/2/3也無(wú)波形），eMMC掛載失?。?/p>

4.將D0飛線跨過(guò)該轉(zhuǎn)換芯片，同時(shí)將D2數(shù)據(jù)線連接U7的D0通道，可以正常掛載上；——雙向電平轉(zhuǎn)換芯片中D0通道正常，但連接上D0數(shù)據(jù)后異常；

圖1.異常板子的電路圖

掛載時(shí)好時(shí)壞的板子分別在正常時(shí)、異常時(shí)的D0信號(hào)波形如下

圖2.正常（上）和異常（下）掛載的板子傳輸信號(hào)D0通道波形

問(wèn)題聚焦：

檢查線路圖后發(fā)現(xiàn), OE上拉到3.3VCCB。規(guī)格書明確指出，針對(duì)在上電過(guò)程中，OE在電源穩(wěn)定之前必須保持低電平。

圖3.規(guī)格書中聲明OE的上電時(shí)序

現(xiàn)同時(shí)通過(guò)原始電阻分壓采樣VCCB上電時(shí)序和OE的管腳波形，發(fā)現(xiàn)OE與VCCB同時(shí)上電。

圖4. 原始電阻分壓時(shí)序展開(kāi)：OE與VCCB同時(shí)上電

VOLB識(shí)別低電平的狀態(tài)在3.3V供電狀態(tài)最高為0.4V，因此要延長(zhǎng)VOE保持低電平的時(shí)間，讓IC保證識(shí)別到低電平狀態(tài)。

圖5.高低電平閾值比較

整改方案：

為了能保證OE在上電期間保持足夠的低電平，建議將R24電阻替換成1uF的電容。利用電容替代電阻的方法可以適當(dāng)增加RC時(shí)間常數(shù)來(lái)穩(wěn)定OE保持低電平的時(shí)間。

圖6.原始電路基礎(chǔ)上的整改方案

重新通過(guò)原始電阻分壓采樣VCCB上電時(shí)序和OE的管腳波形，發(fā)現(xiàn)換成1uF電容電壓時(shí)序展開(kāi)（t=1/RC），在VCCB穩(wěn)定后OE保持低電平(＜0.35VCCB)的時(shí)間約為320us，掛載異常不再?gòu)?fù)現(xiàn)。

圖7.enable建議時(shí)間

圖8.VCC與OE爬升時(shí)間拉長(zhǎng)

分析總結(jié)：

經(jīng)過(guò)測(cè)試分析，延長(zhǎng)OE的低電平時(shí)間可以有效地避免MCU和EMMC芯片握手失敗。

這種導(dǎo)致芯片傳輸掛機(jī)失敗的原因是由于TXB0104在上電期間的傳輸口是不定態(tài)所致。

如果TXB0104的OE腳沒(méi)被拉低，則在上電期間傳輸口A,B會(huì)處于不定態(tài)（低電平，高電平或高阻態(tài)），此時(shí)要求和傳輸口A，B相連的EMMC和MCU相應(yīng)I/O口此刻應(yīng)保持確定的高阻態(tài)，以確保上電期間EMMC和MCU的I/O口不會(huì)被短路。 如果TXB0104的OE腳在上電期間被拉低（將對(duì)地電阻換成電容），則傳輸口A,B是處于確定的高阻態(tài)，對(duì)相連的EMMC和MCU的I/O沒(méi)有影響，信號(hào)就能正常傳輸。

所以在OE端口掛電容能保證上電期間傳輸口確定的高阻態(tài)，故障因此得以消除。

為了簡(jiǎn)化用戶系統(tǒng)的設(shè)計(jì)分析，下面通過(guò)一個(gè)流程圖來(lái)梳理TXB0104的I/O口各個(gè)狀態(tài)對(duì)應(yīng)系統(tǒng)的應(yīng)用可能，避免類似的不定態(tài)傳輸導(dǎo)致信號(hào)判斷失誤。

圖9.I/O端口狀態(tài)流程圖