針對(duì)噪聲模擬設(shè)計(jì)的 ASIC 修復(fù)

噪聲是混合信號(hào) ASIC 中的一個(gè)常見問題，會(huì)降低性能并危及產(chǎn)品的完成度。本應(yīng)用筆記提供了添加外部電路的提示和技巧，使許多 ASIC 可用于原型設(shè)計(jì)或作為終產(chǎn)品進(jìn)行交付。討論了通過校正模擬電路中的噪聲、進(jìn)行調(diào)整、校準(zhǔn)增益和偏移以及清潔電源來優(yōu)化 ASIC 的方法。其回報(bào)是更快的上市時(shí)間，甚至可以防止額外的 ASIC 制造旋轉(zhuǎn)。

噪聲是混合信號(hào) ASIC 中的一個(gè)常見問題，會(huì)降低性能并危及產(chǎn)品的完成度。本應(yīng)用筆記提供了添加外部電路的提示和技巧，使許多 ASIC 可用于原型設(shè)計(jì)或作為終產(chǎn)品進(jìn)行交付。討論了通過校正模擬電路中的噪聲、進(jìn)行調(diào)整、校準(zhǔn)增益和偏移以及清潔電源來優(yōu)化 ASIC 的方法。其回報(bào)是更快的上市時(shí)間，甚至可以防止額外的 ASIC 制造旋轉(zhuǎn)。
簡(jiǎn)介
本應(yīng)用筆記解決了模擬設(shè)計(jì)中常見的缺陷，即噪聲。它討論了針對(duì)墨菲定律在預(yù)定 ASIC 生產(chǎn)中出現(xiàn)的問題的一些解決方案。此外，還建議了一些步驟或程序來幫助工作設(shè)計(jì)師和工程師解決常見的設(shè)計(jì)問題。
噪聲是混合信號(hào) ASIC 中的一個(gè)常見問題，會(huì)降低性能并危及產(chǎn)品的完成度。本應(yīng)用筆記提供了添加外部電路的提示和技巧，使許多 ASIC 可用于原型設(shè)計(jì)或作為終產(chǎn)品進(jìn)行交付。討論了通過校正模擬電路中的噪聲、進(jìn)行調(diào)整、校準(zhǔn)增益和偏移以及清潔電源來優(yōu)化 ASIC 的方法。其回報(bào)是更快的上市時(shí)間，甚至可以防止額外的 ASIC 制造旋轉(zhuǎn)。
的專用集成電路 (ASIC) 的首片成功率超過 90%。您可能想知道為什么我們要討論“解決”這個(gè)問題的方法？畢竟，ASIC 幾乎可以工作了，沒有時(shí)間旋轉(zhuǎn)它并仍然滿足市場(chǎng)窗口的要求。聽起來有點(diǎn)熟？不幸的是，墨菲定律1 說：“任何可能出錯(cuò)的事情，都會(huì)在糟糕的時(shí)候出錯(cuò)”，這也適用于此。無論我們?nèi)绾文M、構(gòu)建現(xiàn)場(chǎng)可編程門陣列（FPGA）和原型，都會(huì)有驚喜。小事情需要改進(jìn)。然后，正當(dāng)你認(rèn)為自己已經(jīng)接近目標(biāo)時(shí)，銷售人員卻表示，如果沒有其他“小”功能，他們就無法銷售該設(shè)備。當(dāng)然，引進(jìn)的期限不能延長(zhǎng)。這種戲劇并不陌生，它可能是 ASIC 設(shè)計(jì)師的噩夢(mèng)。
我們經(jīng)常在 ASIC 上看到模擬設(shè)計(jì)錯(cuò)誤。我們拿起一塊板，在角落里有一個(gè)“哎呀邏輯”，這個(gè)設(shè)計(jì)功能在當(dāng)時(shí)看來是正確的，但現(xiàn)在顯然不起作用了。本文討論解決“哎呀”問題的方法。我們提供了添加外部電路的提示和技巧，以使許多 ASIC 可用于原型設(shè)計(jì)，或者在許多情況下可用于可交付的產(chǎn)品。我們展示了如何校正模擬電路中的噪聲、進(jìn)行調(diào)整、校準(zhǔn)增益和偏移以及清潔電源。回報(bào)是每個(gè)人的目標(biāo)：更快的上市時(shí)間，甚至避免額外的 ASIC 制造旋轉(zhuǎn)。
優(yōu)化模擬以降低噪聲
噪聲是混合信號(hào) ASIC 中的一個(gè)常見問題，主要是因?yàn)閿?shù)字邏輯開關(guān)噪聲會(huì)進(jìn)入敏感的模擬電路。圖 1 顯示了情況布局，其中每個(gè)模塊都有自己的電源和接地引腳。盡管如此，數(shù)字電路正在以快速邊沿切換電流，從而對(duì)接地和電源引腳產(chǎn)生串?dāng)_和反彈。

如果同一封裝中有兩個(gè)芯片（一個(gè)模擬芯片和一個(gè)數(shù)字芯片），并且構(gòu)建方式非常類似于混合芯片，則這種布局將是理想的。該配置將允許兩個(gè)真正獨(dú)立的接地，因?yàn)殡娐凡粫?huì)共享公共硅基板。唉，在現(xiàn)實(shí)世界中，這個(gè) ASIC 是一個(gè)芯片，但擁有盡可能多的獨(dú)立電源和接地引腳仍然很重要。這為我們排除故障和解決問題時(shí)提供了的靈活性?，F(xiàn)在讓我們看看優(yōu)化該電路中某些模塊的方法。
微處理器和數(shù)字邏輯中的開關(guān)噪聲
我們從右下角開始檢查圖 1 電路，即微處理器和其他數(shù)字邏輯，它們都是開關(guān)噪聲的來源。缺乏經(jīng)驗(yàn)的設(shè)計(jì)人員可能會(huì)說，“但時(shí)鐘只有 1MHz?！?這是事實(shí)，但完美方波的邊緣具有延伸至無窮大的奇次諧波。實(shí)際上，多的能量是在前五到七個(gè)諧波中。同樣在時(shí)鐘系統(tǒng)中，時(shí)鐘使除傳播延遲之外的邊沿一致。，CMOS 輸出在開關(guān)期間消耗電流。
圖2顯示了電流的兩種用途：一是給下的電容充電；二是給后級(jí)電容充電。第二，在開關(guān)期間為兩個(gè)晶體管部分供電。請(qǐng)參見圖 3 中的數(shù)據(jù)。雖然電流很小，但當(dāng)有數(shù)百萬個(gè)晶體管進(jìn)行開關(guān)時(shí)，電流就會(huì)累積起來。
ASIC 修復(fù)嘈雜的模擬“Oops”_2.png
這會(huì)給我們帶來什么？一些設(shè)計(jì)人員使用術(shù)語“模擬”和“數(shù)字”來區(qū)分電源域和接地域。我們分別更喜歡“干凈”和“骯臟”這兩個(gè)詞，因?yàn)樗兄谒伎歼^程。在 ASIC 內(nèi)部，接地可能會(huì)反彈，從而將數(shù)字接地噪聲引入模擬電路。因此，這兩個(gè)接地域需要在一個(gè)系統(tǒng)星點(diǎn)處連接，以保持噪聲分離。選擇電源去耦電容器時(shí)需要考慮電容器的自諧振。數(shù)字邏輯中的閾值可消除噪聲，而模擬電路則沒有閾值。
提高 ADC 的 SNR
現(xiàn)在轉(zhuǎn)向?yàn)?ADC 供電的模擬前端 (AFE)。它由多路復(fù)用器、放大器和濾波器組成。如果 ADC 信號(hào)有噪聲，我們會(huì)查看輸入信號(hào)的信噪比 (SNR)，以確定可以改進(jìn)的地方。有幾個(gè)簡(jiǎn)單的問題需要問。是否使用了 ADC 的全部范圍？我們可以使用放大器和數(shù)字電位器添加增益或偏移來居中并優(yōu)化信號(hào)范圍嗎如果輸入信號(hào)噪聲太大，我們可以清理源的電源，甚至使用低噪聲基準(zhǔn)來為其供電嗎？是否存在帶外 (OOB) 射頻干擾 (RFI) 或電磁干擾 (EMI)？我們可以屏蔽電路、添加雙絞線、使用差分輸入放大器或添加低通濾波器來消除共模噪聲嗎？5,6 這些問題的簡(jiǎn)短答案是，是的。
另一個(gè)常見問題是 AFE 的信號(hào)源。假設(shè)傳感器不可用或需要更換為其他制造商的部件。情況變得更加復(fù)雜，因?yàn)樘鎿Q部件可能具有不同的輸出質(zhì)量；它可能需要使用外部放大器進(jìn)行阻抗變換、增益或偏移才能繼續(xù)進(jìn)行類似操作。AFE 本身的噪音可能太大，那么我們能否通過串聯(lián)電感器、電阻器或鐵氧體磁珠更好地實(shí)現(xiàn)電源去耦？低噪聲基準(zhǔn)電壓源也可以用作電源替代品。
結(jié)論
我們可以通過不需要再次完整布局的簡(jiǎn)單修復(fù)來解決多少其他 ASIC 問題？在我們看到它們并嘗試之前，我們永遠(yuǎn)不會(huì)知道。工程師們知道，墨菲和他的“定律”始終潛伏在設(shè)計(jì)實(shí)驗(yàn)室的陰影中。這就是為什么每個(gè)智能 ASIC 設(shè)計(jì)人員都需要經(jīng)驗(yàn)豐富的模擬工程師來預(yù)測(cè)問題并解決影響產(chǎn)品上市時(shí)間的模擬噪聲問題（“oops”）。