PolarFireR FPGA Splash套件的JESD204B串行接口標(biāo)準(zhǔn)

Microchip的PolarFireR FPGA產(chǎn)品業(yè)界認(rèn)證具有出色可靠的低功率、高安全性組件，一直被廣泛應(yīng)用于有線和無(wú)線通信、國(guó)防、航空、工業(yè)嵌入式、人工智能、圖像處理等不同范疇。本文將介紹如何在PolarFire Splash套件上實(shí)現(xiàn)JESD204B獨(dú)立設(shè)計(jì)，并搭配GUI演示應(yīng)用的電路板。此設(shè)計(jì)是使用PolarFire高速構(gòu)建的參考設(shè)計(jì)收發(fā)器模塊，以及CoreJESD204BTX和CoreJESD204BRX IP內(nèi)核。它在運(yùn)行時(shí)透過(guò)收發(fā)器將CoreJESD204BTX數(shù)據(jù)發(fā)送到CoreJESD204BRX IP內(nèi)核。此設(shè)置有助于獨(dú)立的JESD不需要模擬轉(zhuǎn)換器（ADC）或數(shù)字轉(zhuǎn)換器接口。

Microchip的PolarFire FPGA具有嵌入式高速收發(fā)器模塊，可以處理的數(shù)據(jù)速率從250 Mbps到12.5 Gbps不等。收發(fā)器（PF_XCVR）模塊集成了幾個(gè)功能以支持 FPGA多種高速串行協(xié)議。JESD204B是一種高速串行JEDEC委員會(huì)制定的數(shù)據(jù)轉(zhuǎn)換器接口標(biāo)準(zhǔn)。JESD204B標(biāo)準(zhǔn)減少了高速數(shù)據(jù)轉(zhuǎn)換器和接收器之間的數(shù)據(jù)輸入和輸出數(shù)量。Microchip提供發(fā)射器的CoreJESD204BTX和CoreJESD204BRX IP 內(nèi)核以及JESD204B標(biāo)準(zhǔn)的接收器接口。這些IP內(nèi)核易于與JESD204B的數(shù)據(jù)轉(zhuǎn)換器整合，以開(kāi)發(fā)無(wú)線基礎(chǔ)設(shè)施等高帶寬應(yīng)用收發(fā)器、無(wú)線電、醫(yī)學(xué)成像系統(tǒng)以及雷達(dá)和安全通信。這些IP內(nèi)核支持從x1到x8的鏈路寬度，以及每通道250 Mbps到12.5 Gbps的鏈路速率使用子類0、1和2。

設(shè)計(jì)要求如下表一列出了軟件、硬件與IP運(yùn)行展示所需的資源，大家也可從Microchip網(wǎng)站下載參考設(shè)計(jì)與開(kāi)發(fā)軟件來(lái)實(shí)現(xiàn)。

以下PolarFire JESD204B演示設(shè)計(jì)，連接符合JESD204B標(biāo)準(zhǔn)的數(shù)據(jù)轉(zhuǎn)換器，它帶有PolarFire的組件。這個(gè)設(shè)計(jì)中的硬件實(shí)現(xiàn)如圖一所示。
1. DATA_HANDLE_0與GUI接口，GUI支持選擇PRBS或波形輸入。
2. DATA_HANDLE_0將輸入選擇傳遞給DATA_GENERATOR_0模塊，后者生成相應(yīng)的輸入數(shù)據(jù)并將其發(fā)送到CoreJESD204BTX IP內(nèi)核。
3. CoreJESD204BTX IP內(nèi)核執(zhí)行基于配置生成的JESD204B發(fā)送器功能，并將數(shù)據(jù)發(fā)送到PF_XCVR（收發(fā)器）IP內(nèi)核。
4. 編碼數(shù)據(jù)由CoreJESD204BRX IP內(nèi)核接收，因?yàn)镻F_XCVR模塊的TX和RX通道被環(huán)回。
5. CoreJESD204BRX IP核根據(jù)配置執(zhí)行JESD204B接收器功能，并將數(shù)據(jù)發(fā)送到 GUI以查看所選輸入。

 
圖二所示為在LiberoR SoC實(shí)現(xiàn)JESD204B通訊演示硬件IP。

 
圖（三）為透過(guò)Libero SoC 撰寫(xiě)測(cè)試模擬JESD204B所得的訊號(hào)。
 

本文利用仿真驗(yàn)證，并確認(rèn)此訊號(hào)無(wú)誤，再將此開(kāi)發(fā)設(shè)計(jì)程序燒入FPGA中做驗(yàn)證。圖（四）開(kāi)發(fā)實(shí)體參考設(shè)計(jì)PolarFire Splash EVB實(shí)體圖。

利用PolarFire Splash EVB連接PC，并搭配GUI做驗(yàn)證，得到CoreJESD204BRX 收到的波形，如圖（五）所示。由此圖可得知實(shí)際測(cè)試與模擬的波形是相同。

本文所探討JESD204B Standalone Interface，利用理論實(shí)作搭配GUI驗(yàn)證與仿真訊號(hào)分析，得到符合的訊號(hào)波形。以減少設(shè)計(jì)開(kāi)發(fā)時(shí)程。若有任何疑問(wèn)，歡迎參閱Microchip網(wǎng)頁(yè)了解更多相關(guān)的產(chǎn)品信息，或與我們聯(lián)絡(luò)。

以下亦列出了更多有關(guān)JESD204B標(biāo)準(zhǔn)和IP內(nèi)核的信息的供各位讀者參考。

?有關(guān)PolarFire收發(fā)器模塊、PF_TX_PLL和PF_XCVR_REF_CLK的信息，請(qǐng)參閱UG0677：PolarFire FPGA收發(fā)器用戶指南。
? 有關(guān) PF_URAM（PF Micro SRAM）的更多信息，請(qǐng)參閱UG0680：PolarFire FPGA Fabric用戶指南。
? 有關(guān)CoreJESD204BTX的更多信息，請(qǐng)參閱CoreJESD204BTX手冊(cè)。
? 有關(guān)CoreJESD204BRX的更多信息，請(qǐng)參閱CoreJESD204BRX手冊(cè)。
? 有關(guān)Libero、ModelSim和Synplify的更多信息，請(qǐng)參閱Microchip Libero SoC PolarFire網(wǎng)頁(yè)。

參考來(lái)源：

[1] DG0796 Demo Guide PolarFire FPGA Splash Kit JESD204B Standalone Interface
本文作者為：Microchip主任應(yīng)用工程師 鄭世仁