新聞中心

EEPW首頁 > EDA/PCB > 業(yè)界動態(tài) > 宜特晶圓減薄能力達1.5mil

宜特晶圓減薄能力達1.5mil

作者: 時間:2021-01-07 來源:美通社 收藏

隨5G、物聯(lián)網(wǎng)、電動車蓬勃發(fā)展,對于低功耗要求越來越高,功率半導(dǎo)體成為這些產(chǎn)業(yè)勢不可擋的必備組件。(TWSE: 3289)晶圓后端工藝廠的能力也隨之精進。今(1/6)宣布,晶圓后端工藝廠(竹科二廠),通過客戶肯定,成功開發(fā)達1.5mil(38um)技術(shù),技術(shù)門坎大突破。同時,為更專注服務(wù)國際客戶,即日起成立宜錦股份有限公司(Prosperity Power Technology Inc)。

本文引用地址:http://2s4d.com/article/202101/421869.htm

使用控片測得2mil、1.5 mil、1.5 mil優(yōu)化條件后的損壞層厚度及TEM分析
使用控片測得2mil、1.5 mil、1.5 mil優(yōu)化條件后的損壞層厚度及TEM分析

指出,功率半導(dǎo)體進行“減薄”,一直都是改善工藝,使得功率組件實現(xiàn)“低功耗、低輸入阻抗”最直接有效的方式。除了有效減少后續(xù)封裝材料體積外,還可因降低RDS(on)(導(dǎo)通阻抗)進而減少熱能累積效應(yīng),以增加芯片的使用壽命。

但如何在減薄工藝中降低晶圓厚度,又同時兼顧晶圓強度,避免破片率居高不下之風險自晶圓減薄最大的風險。

為解決此風險,iST宜特領(lǐng)先業(yè)界,已完成2mil(50um)、1.5mil(38um),甚至到0.4mil(10um)減薄技術(shù)開發(fā),iST宜特更藉由特殊的優(yōu)化工藝,在降低晶圓厚度的同時,也兼顧晶圓強度,可將研磨損傷層(Damage layer)降到最低。




關(guān)鍵詞: 宜特 晶圓減薄

評論


技術(shù)專區(qū)

關(guān)閉