高云半導(dǎo)體推出I3C高速串行接口解決方案
山東濟(jì)南,2018年1月9日訊,山東高云半導(dǎo)體科技有限公司(以下簡稱“山東高云半導(dǎo)體”)今天宣布推出基于低密度小蜜蜂?家族的GW1N-9 FPGA芯片的SDR-模式I3C IP (Master-Slave-Combined )高速串行接口解決方案,包括相關(guān)IP軟核、參考設(shè)計及開發(fā)板等完整解決方案。
本文引用地址:http://2s4d.com/article/201801/374142.htmI3C是MIPI聯(lián)盟一個新的通訊協(xié)議,該協(xié)議兼容并擴(kuò)展了傳統(tǒng)I2C通訊協(xié)議,其總線為兩線式串行總線。高云I3C IP遵循MIPI聯(lián)盟I3C總線的通訊協(xié)議,集I3C Master和Slave于一體,是一個參數(shù)可配置、基于高云半導(dǎo)體FPGA芯片的IP設(shè)計。該IP可動態(tài)地配置成I3C Master或 Slave,實現(xiàn)I3C Master與I3C Slave或I2C Slave的通信,從而完成I3C通訊協(xié)議的各種功能。高云I3C Master與 Slave IP及高云I2C Slave IP可與遵循MIPI聯(lián)盟I3C通訊協(xié)議的其他Master或Slave外設(shè),以及遵循MIPI聯(lián)盟I2C通訊協(xié)議的其他Slave外設(shè)直接相連通訊。
高云半導(dǎo)體軟核研發(fā)部門負(fù)責(zé)人高級經(jīng)理高彤軍先生強(qiáng)調(diào):“高云開發(fā)I3C IP核分兩步走,目前的初級版支持單倍數(shù)據(jù)速率(SDR)模式,后續(xù)升級版會支持雙倍數(shù)據(jù)速率(DDR)模式,進(jìn)一步提高數(shù)據(jù)傳輸速率至33Mbps或以上。此外,今天發(fā)布的高云I3CIP,具有兼容并擴(kuò)展I2C協(xié)議的功能,可直接與I2C Slave接入通信;后續(xù)升級版還附帶配套設(shè)計的I3C至SPI鏈接橋和I3C至UART鏈接橋。今后連帶發(fā)布的高云I3C-ECO-IP群組,將包括I3C2SPI-bridge、I3C2UART-bridge、SPI-Master-Slave-Combined IP、UART IP,從而能使I3C Master通過該鏈接橋直接與傳統(tǒng)的SPI和UART 接入通信。這為方便業(yè)界迅速運(yùn)用I3C技術(shù)提升其電子產(chǎn)品設(shè)計的速度與效能,并兼具維系支持傳統(tǒng)外設(shè),實現(xiàn)新老結(jié)合,降低成本,持續(xù)創(chuàng)新的最大性價比、性效比產(chǎn)品策略,鋪平了道路。”
高云半導(dǎo)體總裁兼CTO宋寧博士表示:“高云I3C IP及其FPGA設(shè)計具有低引線數(shù)、可擴(kuò)展性、低功耗、更高的容量等創(chuàng)新性能,能有效的減少集成電路芯片系統(tǒng)的物理端口、支持低功耗、高數(shù)據(jù)速率和其他已有端口協(xié)議的優(yōu)點(diǎn),為支持現(xiàn)代移動手持設(shè)備、智能駕駛、IOT設(shè)計添加了許多增強(qiáng)的特性。”
I3C應(yīng)用舉例
l力學(xué)感知(陀螺儀、加速計等)
l環(huán)境感知(聲、光、溫度、濕度等)
l仿生學(xué)感知(指紋、心率、呼吸等)
l通訊(近場通訊、遠(yuǎn)紅外通訊等)
GW I3C基本特性
l高度靈活的參數(shù)可調(diào)設(shè)計,允許用戶精確調(diào)整數(shù)據(jù)/時鐘信號的周期,從而實現(xiàn)寬范圍的數(shù)據(jù)發(fā)送速度調(diào)節(jié)。
l支持靜態(tài)地址通訊
l支持動態(tài)地址機(jī)制
l支持I3C地址仲裁
lSingle Data Rate(SDR)
l支持I2C (Slave Only)消息
GW I3C高級特性
l支持熱接入(Hot-Socket)
l支持熱接入時動態(tài)地址分配
l支持Slave請求Secondary Master(SDR-Only)
l支持線載中斷(In-band Interrupts)
l支持CCC’s (Common Command Codes) 命令
GW I3C傳輸速度
高云半導(dǎo)體云源軟件支持GW I3C(Master-Slave-Combined )IP的全流程自動設(shè)計。GW I3CSDR模式最高數(shù)據(jù)傳輸速率達(dá)到12.5Mbps。
GW1N-9 FPGA
GW1N-9芯片為I3C協(xié)議專門設(shè)計可動態(tài)切換模式的IO電路,具有這一新特性的IO安排在芯片的上下兩個Bank上。用戶在使用這些IO時軟件模型無需改變,只需在約束文件中將I3C Mode打開即可。
GW I3C IP開發(fā)板與參考設(shè)計
高云半導(dǎo)體提供通過實測驗證的I3C IP開發(fā)板,已配置好相關(guān)電路,可將多塊開發(fā)板連接在一起進(jìn)行I3C BUS通訊實驗。
評論