新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > FPGA學(xué)習(xí)流程總結(jié)

FPGA學(xué)習(xí)流程總結(jié)

作者: 時(shí)間:2017-10-13 來源:網(wǎng)絡(luò) 收藏

熟悉數(shù)字電路,,、時(shí)序邏輯電路 -------------->

本文引用地址:http://2s4d.com/article/201710/365642.htm

熟悉verilog/VHDL語法 --------------------- ---->

用verilog實(shí)現(xiàn)基本的數(shù)字電路(、時(shí)序邏輯電路)------->

買一個(gè)功能稍微多一點(diǎn)的開發(fā)板,驅(qū)動(dòng)一些基本器件,熟悉開發(fā)工具(ISE,QuartusII,modelsim),進(jìn)一步熟練verilog/VHDL----------------------->

熟悉常用設(shè)計(jì)技巧和方法(串并轉(zhuǎn)換、乒乓操作、同步設(shè)計(jì)等等),最好用verilog/VHDL去實(shí)現(xiàn)這些技巧------------------------------------------ ->

較復(fù)雜的數(shù)字系統(tǒng)設(shè)計(jì)(ROM,RAM,F(xiàn)IFO等等),并熟練使用內(nèi)部資源及常用IP核(DLL,PLL,ROM,RAM,雙口RAM,DCFIFO等)------>

找一個(gè)高級(jí)應(yīng)用的方向,朝那個(gè)方向發(fā)展,比如,F(xiàn)PGA數(shù)字信號(hào)處理、FPGA圖像處理、FPGA視頻處理、FPGA的PCI數(shù)據(jù)采集卡和數(shù)字I/0卡(現(xiàn)在的數(shù)據(jù)采集卡和數(shù)字I/O卡都用FPGA),F(xiàn)PGA在通信方面的應(yīng)用、FPGA嵌入式的應(yīng)用。



關(guān)鍵詞: FPGA 門電路 組合邏輯電路

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉