新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 獨(dú)立分量分析中NLPCA-RLS算法IP核的設(shè)計(jì)

獨(dú)立分量分析中NLPCA-RLS算法IP核的設(shè)計(jì)

作者: 時(shí)間:2017-06-05 來源:網(wǎng)絡(luò) 收藏

為解決實(shí)時(shí)性盲信號(hào)分離的問題,基于獨(dú)立分量分析的模型,設(shè)計(jì)出了NLPCA-RLS算法的。利用Simulink和DSP Builder對(duì)算法中用到的乘法器、查找表、狀態(tài)機(jī)等進(jìn)行建模,通過Quartus II綜合后在Altera 器件中進(jìn)行硬件仿真。仿真實(shí)驗(yàn)分別采用人工生成的周期信號(hào)和真實(shí)的語(yǔ)音信號(hào)進(jìn)行驗(yàn)證。實(shí)驗(yàn)結(jié)果表明,該能很好的完成瞬時(shí)混合模型中盲信號(hào)的分離,具有很強(qiáng)的實(shí)用性。

獨(dú)立分量分析中NLPCA_RLS算法的設(shè)計(jì).pdf

本文引用地址:http://2s4d.com/article/201706/348883.htm


關(guān)鍵詞: DSPBuilder IP核 FPGA

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉