<button id="66111"><rt id="66111"></rt></button>

<output id="66111"><ruby id="66111"><em id="66111"></em></ruby></output>

<abbr id="66111"><fieldset id="66111"><i id="66111"></i></fieldset></abbr>

<label id="66111"></label>

新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于FPGA光電容積脈搏波參數(shù)檢測(cè)的IP核設(shè)計(jì)

基于FPGA光電容積脈搏波參數(shù)檢測(cè)的IP核設(shè)計(jì)

作者：時(shí)間：2017-06-05 來源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫查詢

收藏

文章簡(jiǎn)要介紹了從光電容積脈搏波中提取出的特征值有助于在醫(yī)學(xué)領(lǐng)域中分析人體的病理特征。為了檢測(cè)脈搏波的血流參數(shù),整個(gè)系統(tǒng)采用Altera公司cyclone系列的FPGA開發(fā)平臺(tái),運(yùn)用硬件語言Verilog HDL編程設(shè)計(jì)了波形參數(shù)的檢測(cè)模塊,通過設(shè)計(jì)IP核進(jìn)行數(shù)據(jù)處理并實(shí)現(xiàn)了脈搏波的實(shí)時(shí)檢測(cè)。使用了QuartusⅡ、Icarus verilog和GTKwave軟件進(jìn)行綜合仿真,并通過FPGA原型驗(yàn)證。創(chuàng)新點(diǎn)在于采用FPGA通過硬件的方式提高了實(shí)時(shí)檢測(cè)的速度,降低了開發(fā)成本,增強(qiáng)了可攜帶性。

基于FPGA光電容積脈搏波參數(shù)檢測(cè)的IP核設(shè)計(jì).zip

本文引用地址：http://2s4d.com/article/201706/348880.htm

<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=114&cb=INSERT_RANDOM_NUMBER_HERE&n=a7a83b30' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=115&cb=INSERT_RANDOM_NUMBER_HERE&n=a3d98779' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=116&cb=INSERT_RANDOM_NUMBER_HERE&n=abca108c' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=117&cb=INSERT_RANDOM_NUMBER_HERE&n=a1775170' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=118&cb=INSERT_RANDOM_NUMBER_HERE&n=a449048b' border='0' alt='' /></a>

關(guān)鍵詞： 病理特征 Verilog 原型驗(yàn)證

評(píng)論

相關(guān)推薦

Verilog基礎(chǔ)教程(6章)

視頻周立功單片機(jī) Verilog HDL | 2013-01-16

常見 FPGA/PLD及VHDL/Verilog 開發(fā)軟件

hpnet | 2002-07-10

基于Verilog HDL數(shù)字電位器ADN2850的串口控制

設(shè)計(jì)方案基于 Verilog 數(shù)字電位器 ADN2850 串口控 | 2011-05-11

Verilog HDL基礎(chǔ)知識(shí)9之代碼規(guī)范

嵌入式系統(tǒng) FPGA verilog HDL 代碼規(guī)范 | 2024-02-26

Verilog HDL基礎(chǔ)知識(shí)9之代碼規(guī)范示例

嵌入式系統(tǒng) FPGA verilog HDL 代碼規(guī)范 | 2024-02-26

ispDesignEXPERT System 培訓(xùn)教程

資源下載 ispDesignEXPERT System VHDL Verilog HDL Abel | 2007-02-09

Verilog基礎(chǔ)教程(1-2章)

視頻周立功單片機(jī) Verilog HDL | 2013-01-16

Verilog HDL基礎(chǔ)知識(shí)2之運(yùn)算符

嵌入式系統(tǒng) FPGA verilog HDL 運(yùn)算符 | 2024-02-19

Verilog基礎(chǔ)教程(7章)

視頻周立功單片機(jī) Verilog HDL | 2013-01-16

Verilog HDL簡(jiǎn)介

hpnet | 2002-07-07

Verilog HDL基礎(chǔ)知識(shí)7之模塊例化

嵌入式系統(tǒng) FPGA verilog HDL 模塊例化 | 2024-02-21

Verilog HDL基礎(chǔ)知識(shí)4之阻塞賦值 & 非阻塞賦值

嵌入式系統(tǒng) FPGA verilog HDL 阻塞賦值非阻塞賦值 | 2024-02-20

硬件描述語言

hpnet | 2002-07-10

Verilog HDL基礎(chǔ)知識(shí)8之綜合語句

嵌入式系統(tǒng) FPGA verilog HDL 綜合語句 | 2024-02-22

基于FPGA的圖像傳感器驅(qū)動(dòng)設(shè)計(jì)

設(shè)計(jì)方案圖像傳感器 Verilog FPGA | 2015-03-22

[推薦]兩本Verilog的好書

zhiyuh | 2005-06-24

ST-BUS總線接口模塊的Verilog HDL設(shè)計(jì)

設(shè)計(jì)方案 ST-BUS 總線接口模塊 Verilog 設(shè)計(jì) | 2009-09-28

基于FPGA的飛行模擬器通信接口設(shè)計(jì)

設(shè)計(jì)方案 Verilog 寄存器 Altera FP | 2015-08-27

Verilog_golden中文版

資源下載 xinlinx FPGA Verilog | 2007-12-26

關(guān)于Verilog的一堆資料

資源下載 xinlinx FPGA Verilog | 2007-12-26

Verilog HDL基礎(chǔ)知識(shí)6之語法結(jié)構(gòu)

嵌入式系統(tǒng) FPGA verilog HDL 語法結(jié)構(gòu) | 2024-02-21

Verilog 的一本好書The Verilog Golden Reference Guide

資源下載 xinlinx FPGA Verilog | 2007-12-26

求助:verilog時(shí)鐘求助

yigao | 2004-11-12

Verilog基礎(chǔ)教程(5章)

視頻周立功單片機(jī) Verilog HDL | 2013-01-16

Verilog HDL設(shè)計(jì)的要點(diǎn)

資源下載 altera Verilog HDL 設(shè)計(jì)進(jìn)階 | 2007-12-12

西門子發(fā)布CS，解鎖三款新品助推硬件加速仿真和原型驗(yàn)證

EDA/PCB 西門子硬件加速仿真原型驗(yàn)證 | 2024-04-24

Verilog基礎(chǔ)教程(3-4章)

視頻周立功單片機(jī) Verilog HDL | 2013-01-16

基于Verilog實(shí)現(xiàn)的DDS任意波形發(fā)生器

設(shè)計(jì)方案 Verilog 任意波形發(fā)生器 | 2018-10-31

Verilog HDL基礎(chǔ)知識(shí)4之wire & reg

嵌入式系統(tǒng) FPGA verilog HDL wire reg | 2024-02-20

Verilog HDL基礎(chǔ)知識(shí)3之抽象級(jí)別

嵌入式系統(tǒng) FPGA verilog HDL 抽象級(jí)別 | 2024-02-19

焦點(diǎn)

推薦視頻

技術(shù)專區(qū)

<track id="pqkcz"><style id="pqkcz"></style></track>