基于FPGA的多路CameraLink數(shù)據(jù)的WDM光傳輸

一、系統(tǒng)總體介紹

本系統(tǒng)是基于FPGA的多路CameraLink數(shù)據(jù)的單光纖傳輸設(shè)計，由于FPGA的開發(fā)成本低廉，升級方便所以成為該系統(tǒng)設(shè)計的選擇。

圖像光纖傳輸系統(tǒng)主要由并轉(zhuǎn)串系統(tǒng)和串轉(zhuǎn)并系統(tǒng)組成，系統(tǒng)組成的框圖如圖1.1所示。

并轉(zhuǎn)串系統(tǒng)將兩臺CCD的并行圖像數(shù)據(jù)轉(zhuǎn)換為串行光信號，經(jīng)光纖傳輸后發(fā)給串轉(zhuǎn)并系統(tǒng)，串轉(zhuǎn)并系統(tǒng)將光信號再恢復(fù)成兩臺CCD的并行圖像數(shù)據(jù)。光纖上傳輸?shù)膱D像數(shù)據(jù)速率在1.4G-2.8G內(nèi)可調(diào)。

二、系統(tǒng)工作原理和組成

基于成本和實現(xiàn)難度的考慮，主要的工作原理是采用電路并串變換+光波分復(fù)用（WDM）的方式實現(xiàn)超大容量數(shù)據(jù)合成，完成數(shù)據(jù)通過一根光纖傳輸?shù)墓δ堋Ｒ簿褪窍葘⒚恳唤MCamera link 數(shù)據(jù)進行并串變化，形成一路串行信號，之后通過WDM技術(shù)將各路串行信號的各個波長通過光路合成到一根光纖當(dāng)中，經(jīng)過傳輸后（主要是經(jīng)過光纖），在接收端還原成各個波長，經(jīng)過處理后恢復(fù)出原始信號。

系統(tǒng)基本組成如下圖所示。兩個可以full配置的CCD攝像頭分別通過兩條26芯標(biāo)準(zhǔn)電纜將圖像數(shù)據(jù)傳給本系統(tǒng)。每個Camera Link數(shù)據(jù)組X、Y和Z分別通過接口進入系統(tǒng)，并完成并串轉(zhuǎn)換、電光轉(zhuǎn)換、合波等，最后統(tǒng)一到一根光纖。經(jīng)過光纖傳輸后，再由接收部分經(jīng)過分波器、光電轉(zhuǎn)換、串并變換和輸出接口后，恢復(fù)為同從CCD接收到的原始數(shù)據(jù)完全相同的格式，再通過四條26芯標(biāo)準(zhǔn)電纜將數(shù)據(jù)輸出給下級處理設(shè)備。

圖2.1 系統(tǒng)組成框圖

三、實現(xiàn)方案

3.1總體思路

圖3.1 系統(tǒng)方案框圖

系統(tǒng)采用電路串并變換+光波分復(fù)用（WDM）的方式實現(xiàn)超大容量數(shù)據(jù)合成的方式，完成數(shù)據(jù)通過一根光纖傳輸。系統(tǒng)的構(gòu)成如圖3.1所示。

系統(tǒng)分為發(fā)送部分單元和接收部分單元。發(fā)送部分單元和接受部分單元又各分為高速部分模塊和低速部分模塊兩部分。高速部分模塊獨立完成數(shù)據(jù)的串化、解串化工作；低速部分模塊完成相關(guān)數(shù)據(jù)和控制信號的處理。

發(fā)送部分單元高速電路完成六路Camera link 總線（兩個CCD full配置的數(shù)據(jù)量）的串化，把每一路camera link 總線的數(shù)據(jù)串化后，送入激光器變成光信號，再用波分復(fù)用的形式通過一根光纖傳送出去。發(fā)送部分總體框圖如圖3.2所示。

圖3.2 發(fā)送總體框圖

接收部分單元高速電路完成六路camera link 總線 （兩個 CCD full配置的數(shù)據(jù)量）的解串工作，首先通過波分解復(fù)用系統(tǒng)分出每一路camera link 總線的數(shù)據(jù)，然后再把每一路串化的camera link 數(shù)據(jù)解串，恢復(fù)成標(biāo)準(zhǔn)的并行信號。接收部分總體框圖如圖3.3所示。

圖3.3 接收總體框圖

在系統(tǒng)地評估產(chǎn)品的復(fù)雜性和可靠性的需求后，我們決定選用Xilinx Spartan3E系列產(chǎn)品作為FPGA核心模塊的首選器件。Xilinx 3E系列產(chǎn)品價格較低，功能全面，是世界上暢銷的 FPGA。

3.2發(fā)送部分單元

發(fā)送部分單元高速電路完成六路Camera link 總線（兩個CCD full配置的數(shù)據(jù)量）的串化，把每一路camera link總線的數(shù)據(jù)串化后，送入激光器變成光信號，再用波分復(fù)用的形式通過一根光纖傳送出去，發(fā)送單元電路模塊整體框圖如圖3.4所示。

圖3.4 發(fā)送單元電路模塊整體框圖

發(fā)送單元包含如下幾個模塊，如圖3.5所示：

• 發(fā)送單元數(shù)據(jù)接收模塊：完成正確接收來自Camera link 協(xié)議轉(zhuǎn)化器的數(shù)據(jù)的功能；

• 發(fā)送單元數(shù)據(jù)處理模塊：完成發(fā)送數(shù)據(jù)的核心處理功能；

• 發(fā)送單元數(shù)據(jù)發(fā)送模塊：完成正確將合成的數(shù)據(jù)以和Serdes匹配的形式發(fā)送到serdes的功能；

• 發(fā)送單元并串轉(zhuǎn)化器控制模塊：完成對并串轉(zhuǎn)化器的OAM功能；

• 發(fā)送單元時鐘處理模塊：實用內(nèi)部的時鐘部件完成時鐘的相應(yīng)處理，比如分頻、倍頻、相位調(diào)整等；

• 發(fā)送單元時鐘處理器控制模塊：完成對時鐘處理器的OAM的功能；

• 發(fā)送單元OAM模塊：和上層控制管理器配合，完成發(fā)送系統(tǒng)的OAM工作。

圖3.5 發(fā)送單元模塊劃分

下面詳細介紹發(fā)送部分單元模塊具體功能及實現(xiàn)：

• 發(fā)送單元數(shù)據(jù)接收模塊完成數(shù)據(jù)的正確接收、判決和緩沖的功能。模塊內(nèi)部邏輯框圖如圖3.6所示。包括輸入數(shù)據(jù)高速采樣模塊、數(shù)據(jù)校驗判決模塊、數(shù)據(jù)緩沖模塊、數(shù)據(jù)接收模塊控制模塊、數(shù)據(jù)接收模塊對內(nèi)接口模塊、異常處理模塊和時鐘分模塊。

圖3.6 發(fā)送單元數(shù)據(jù)接收模塊內(nèi)部邏輯框圖

數(shù)據(jù)緩沖模塊：對數(shù)據(jù)校驗判決模塊產(chǎn)生的數(shù)據(jù)進行緩沖，提高數(shù)據(jù)的可靠性和系統(tǒng)的安全性，出現(xiàn)溢出或者空閑的時候上報相關(guān)信息給數(shù)據(jù)接收模塊控制模塊便于OAM。

異常處理模塊：提供不可預(yù)測的異常處理，比如復(fù)位等，以提高系統(tǒng)的可靠性和穩(wěn)定性。

時鐘分模塊：提供本模塊需要的時鐘。異常處理模塊不需要時鐘；數(shù)據(jù)接收模塊對內(nèi)接口模塊時鐘為OAM模塊工作時鐘；數(shù)據(jù)接收模塊控制模塊為異步，不需要時鐘；輸入數(shù)據(jù)高速采集模塊和數(shù)據(jù)校驗判決模塊采用線路時鐘的3倍頻或者6倍頻時鐘；數(shù)據(jù)緩沖模塊采用線路時鐘的頻率。

• 發(fā)送單元數(shù)據(jù)處理模塊完成核心的數(shù)據(jù)產(chǎn)生的功能。模塊內(nèi)部邏輯框圖如圖3.7所示。包括插入信號發(fā)生器、數(shù)據(jù)合成模塊、發(fā)送數(shù)據(jù)生成模塊、數(shù)據(jù)加擾模塊、數(shù)據(jù)處理模塊控制模塊、數(shù)據(jù)處理模塊對內(nèi)接口模塊、時鐘分模塊和異常處理模塊。

圖3.7 發(fā)送單元數(shù)據(jù)處理模塊內(nèi)部邏輯框圖

插入信號發(fā)生器：產(chǎn)生定幀信號，2bit定幀信號產(chǎn)生的原理和方式需要和OAM模塊合作完成。

數(shù)據(jù)合成模塊：把28位數(shù)據(jù)信號和相應(yīng)的2bit定幀信號合并，成為30bit的幀結(jié)構(gòu)。

發(fā)送數(shù)據(jù)生成模塊：根據(jù)camera link 總線的時鐘頻率判定是否對數(shù)據(jù)進行double處理，處理后的數(shù)據(jù)為真正的發(fā)送數(shù)據(jù)。

數(shù)據(jù)加擾模塊：該模塊主要完成加擾過程，保證發(fā)送數(shù)據(jù)中有充足的時鐘信息。

控制模塊：完成對模塊內(nèi)部各個分模塊的監(jiān)測和管理，并通過數(shù)據(jù)處理模塊對內(nèi)接口模塊和OAM模塊進行相關(guān)的數(shù)據(jù)交流，接受OAM模塊的管理。

時鐘分模塊：為內(nèi)部各個分模塊提供時鐘。

異常處理模塊：提供不可預(yù)測的異常處理，比如復(fù)位等，以提高系統(tǒng)的可靠性和穩(wěn)定性。

• 發(fā)送單元數(shù)據(jù)發(fā)送模塊

發(fā)送單元數(shù)據(jù)發(fā)送模塊完成數(shù)據(jù)緩沖、高速數(shù)據(jù)串化和高速數(shù)據(jù)發(fā)送的功能。模塊內(nèi)部邏輯框圖如圖3.8所示。包括數(shù)據(jù)緩沖模塊、高速數(shù)據(jù)串化模塊、高速數(shù)據(jù)發(fā)送模塊、數(shù)據(jù)發(fā)送模塊控制模塊、數(shù)據(jù)發(fā)送模塊對內(nèi)接口模塊、異常處理模塊、時鐘分模塊

圖3.8 發(fā)送單元數(shù)據(jù)發(fā)送模塊內(nèi)部邏輯框圖

數(shù)據(jù)緩沖模塊：對來自數(shù)據(jù)處理模塊產(chǎn)生的數(shù)據(jù)進行緩沖，提高數(shù)據(jù)的可靠性和系統(tǒng)的安全性；出現(xiàn)溢出或者空閑的時候上報相關(guān)信息給數(shù)據(jù)發(fā)送模塊控制模塊便于OAM。

高速數(shù)據(jù)串化模塊：用時鐘分模塊提供的高速時鐘（為線路時鐘速率的3倍或者6倍）對數(shù)據(jù)進行串化，得到原始數(shù)據(jù)的3倍或者6倍的串行數(shù)據(jù)流。

控制模塊：接收來自發(fā)送單元數(shù)據(jù)發(fā)送模塊的相關(guān)信息，通過數(shù)據(jù)發(fā)送模塊對內(nèi)接口模塊和OAM模塊進行交互，完成OAM模塊對本模塊的管理。

• 發(fā)送單元時鐘處理模塊

發(fā)送單元時鐘處理模塊完成FPGA內(nèi)部時鐘產(chǎn)生和分析。模塊內(nèi)部邏輯框圖如3.9所示。包括本地時鐘接收模塊、線路時鐘接收模塊、時鐘比較模塊、時鐘倍頻模塊、各模塊相應(yīng)時鐘處理模塊、控制模塊和對內(nèi)接口模塊。

圖3.9 發(fā)送單元時鐘處理模塊內(nèi)部邏輯框圖

本地時鐘接收模塊：接收來自本地的時鐘，本時鐘作為OAM 模塊、時鐘處理器控制模塊、并串/串并轉(zhuǎn)化器控制模塊的工作基準(zhǔn)時鐘。以上三個模塊的工作時鐘由三個模塊內(nèi)部的時鐘分模塊處理得到。

線路時鐘接收模塊：接收來自時鐘處理器的時鐘，本時鐘經(jīng)處理后作為數(shù)據(jù)流方向上相關(guān)模塊的工作時鐘。

時鐘倍頻模塊，系統(tǒng)主時鐘發(fā)生器：產(chǎn)生系統(tǒng)的主工作時鐘，產(chǎn)生重要模塊的工作時鐘。

控制模塊：接收時鐘比較模塊和主時鐘模塊發(fā)生器產(chǎn)生的上報信息，對信息進行整理并對這兩個模塊進行相關(guān)的自動控制；對需要OAM模塊管理的信息上報到OAM模塊，接受OAM模塊的管理。

• 發(fā)送單元并串/串并轉(zhuǎn)化器控制模塊

按照串并/并串轉(zhuǎn)化器的管理需求，設(shè)計并串/串并轉(zhuǎn)化器的控制管理模塊。本模塊完成并串、串并轉(zhuǎn)化器的初始化配置，并通過內(nèi)部接口和OAM模塊進行通信和交流，由OAM模塊進行串并、并串轉(zhuǎn)化器的設(shè)置更改。模塊內(nèi)部邏輯框圖如圖3.10所示。包括控制器核心處理模塊外部數(shù)據(jù)總線讀寫時序成型模塊、時鐘分模塊、初始化配置模塊、對內(nèi)接口模塊 和異常處理模塊。

圖3.10 發(fā)送單元并串/串并轉(zhuǎn)化器控制模塊內(nèi)部邏輯框圖

以下是各個分模塊的具體介紹。

控制器核心處理模塊：完成對并串、串并轉(zhuǎn)化器的核心控制工作，包括對轉(zhuǎn)化器的關(guān)鍵數(shù)據(jù)的監(jiān)控、關(guān)鍵設(shè)置的確認等工作，是模塊的核心子模塊。

初始化配置模塊：保存串并、并串轉(zhuǎn)化器初始化數(shù)據(jù)，此數(shù)據(jù)為默認正常工作的數(shù)據(jù)，不可更改，如果需要更改則上電配置完成后由OAM模塊發(fā)起經(jīng)由核心控制模塊對轉(zhuǎn)化器進行操作。

異常處理模塊：監(jiān)測模塊內(nèi)部的異常信息，上報核心處理模塊的同時進行必要的操作，保證模塊的穩(wěn)定和安全。

• 發(fā)送單元時鐘處理器控制模塊

按照時鐘處理器的管理需求，設(shè)計時鐘處理器的控制管理模塊，本模塊完成時鐘處理器初始化配置，并通過內(nèi)部接口和OAM模塊進行通信和交流，由OAM模塊進行時鐘處理器的設(shè)置更改。模塊內(nèi)部邏輯框圖如圖3.11所示。包括控制器核心處理模塊、IIC數(shù)據(jù)總線讀寫時序成型模塊、時鐘分模塊、初始化配置模塊、對內(nèi)接口模塊、異常處理模塊。

圖3.11 發(fā)送單元時鐘處理器控制模塊內(nèi)部邏輯框圖

控制器核心處理模塊：完成對時鐘處理器的核心控制工作，包括對時鐘處理器的關(guān)鍵數(shù)據(jù)的監(jiān)控、關(guān)鍵設(shè)置的確認等工作，是模塊的核心子模塊。

IIC數(shù)據(jù)總線讀寫時序成型模塊：負責(zé)對時鐘處理器的讀寫操作，要求模塊完全滿足IIC數(shù)據(jù)總線時序的要求，能準(zhǔn)確完成讀寫操作，并增加相應(yīng)的防誤操作功能，確保讀寫的正確性。

初始化配置模塊：保存時鐘處理器初始化數(shù)據(jù)，此數(shù)據(jù)為默認正常工作的數(shù)據(jù)，不可更改，如果需要更改則上電配置完成后由OAM模塊發(fā)起，經(jīng)由核心控制模塊對時鐘處理器進行操作。

• 發(fā)送單元OAM模塊

本模塊通過內(nèi)部接口和發(fā)送接收模塊其他系統(tǒng)模塊進行通信和交流，對其他模塊進行控制和管理；同時，本模塊通過OAM模塊對外接口模塊和外部的上層管理控制平臺相連，接受外部上層管理控制平臺的指令，完成相應(yīng)的操作并上報相關(guān)的信息，這部分設(shè)計還需要進行溝通確認后才能正常開始設(shè)計。模塊內(nèi)部邏輯框圖如圖3.12。包括對外接口數(shù)據(jù)收發(fā)模塊、 對外接口數(shù)據(jù)緩沖模塊、數(shù)據(jù)分析綜合模塊、對內(nèi)接口模塊、時鐘分模塊、異常處理模塊。

圖3.12 發(fā)送單元OAM模塊內(nèi)部邏輯框圖

以下是各個分模塊的具體介紹。

對外接口數(shù)據(jù)收發(fā)模塊：完成串口時序的成型，正確完成串口的讀寫操作，保證讀寫操作的正確性。。

對外接口數(shù)據(jù)緩沖模塊：緩沖來自串口的信息，在內(nèi)部處理速度比較慢的情況下仍能保證不丟失指令。

數(shù)據(jù)分析綜合模塊：對上層管理平臺的命令進行解析，分析命令的動作和需要處理的方式，將復(fù)雜命令分解為需要哪幾個模塊完成什么樣的操作，下發(fā)給各個實體操作模塊。同時對各個實體模塊上報的信息進行綜合和管理，編制成符合上層管理平臺需要的回復(fù)后回復(fù)給上層管理控制平臺。

3.3 接收部分單元

圖3.13 接收單元電路模塊整體框圖

接收部分單元完成六路camera link 總線 （兩個 CCD full配置的數(shù)據(jù)量）的解串工作，先通過波分解復(fù)用系統(tǒng)分出每一路camera link 總線的數(shù)據(jù)，然后再把每一路串化的camera link 數(shù)據(jù)解串，恢復(fù)成標(biāo)準(zhǔn)的并行信號。圖3.13是接收單元整體功能框圖：

接收單元包含如下幾個模塊，如圖3.14：

• 接收單元數(shù)據(jù)接收模塊：完成正確接收來自serdes的數(shù)據(jù)的功能；

• 接收單元數(shù)據(jù)處理模塊：完成數(shù)據(jù)的核心處理功能；

• 接收單元數(shù)據(jù)發(fā)送模塊：完成正確將分析出來的數(shù)據(jù)發(fā)送到Camera link協(xié)議轉(zhuǎn)化器的功能；

• 接收單元串并轉(zhuǎn)化器控制模塊：完成對串并轉(zhuǎn)化器的OAM功能；

• 接收單元時鐘處理模塊：實用內(nèi)部的時鐘部件完成時鐘的相應(yīng)處理，比如分頻、倍頻、相位調(diào)整等；

• 接收單元時鐘處理器控制模塊：完成對時鐘處理器的OAM的功能；

• 接收單元OAM模塊：和上層控制管理器的配合，完成發(fā)送系統(tǒng)的OAM工作。

圖3.14 接收單元模塊劃分

下面詳細介紹接收部分單元模塊具體功能及實現(xiàn)：

• 接收單元數(shù)據(jù)發(fā)送模塊

接收單元數(shù)據(jù)發(fā)送模塊完成數(shù)據(jù)的緩沖、對齊處理并發(fā)送給camera link 協(xié)議轉(zhuǎn)化器的功能。模塊內(nèi)部邏輯框圖如圖3.15。包括數(shù)據(jù)緩沖模塊、數(shù)據(jù)對齊模塊、輸出數(shù)據(jù)模塊、數(shù)據(jù)發(fā)送模塊控制模塊、數(shù)據(jù)發(fā)送模塊對內(nèi)接口模塊、異常處理模塊和時鐘分模塊

圖3.15接收單元數(shù)據(jù)發(fā)送模塊內(nèi)部邏輯框圖

數(shù)據(jù)緩沖模塊：對發(fā)送單元數(shù)據(jù)處理模塊產(chǎn)生的數(shù)據(jù)進行緩沖，提高數(shù)據(jù)的可靠性和系統(tǒng)的安全性；出現(xiàn)溢出或者空閑的時候上報相關(guān)信息給數(shù)據(jù)發(fā)送模塊控制模塊便于OAM。

數(shù)據(jù)對齊模塊：對數(shù)據(jù)進行對齊操作，并進行相關(guān)的處理，保證發(fā)送出去的數(shù)據(jù)滿足camera link 的規(guī)范要求。

輸出數(shù)據(jù)模塊：進行時序調(diào)整，將數(shù)據(jù)發(fā)送到camera link 協(xié)議轉(zhuǎn)化器。

控制模塊：接收來自接收單元數(shù)據(jù)發(fā)送模塊的相關(guān)信息，通過數(shù)據(jù)發(fā)送模塊對內(nèi)接口模塊和OAM模塊進行交互，完成OAM模塊對本模塊的管理。

對內(nèi)接口模塊：完成數(shù)據(jù)發(fā)送模塊控制模塊和接收單元OAM模塊之間的通信和數(shù)據(jù)交流。

異常處理模塊：提供不可預(yù)測的異常處理，比如復(fù)位等，以提高系統(tǒng)的可靠性和穩(wěn)定性。

時鐘分模塊：提供本模塊需要的時鐘。

• 接收單元數(shù)據(jù)處理模塊

接收單元數(shù)據(jù)處理模塊完成核心的數(shù)據(jù)接收的功能。模塊內(nèi)部邏輯框圖如圖3.16所示。包括數(shù)據(jù)解擾模塊、數(shù)據(jù)分析模塊、數(shù)據(jù)插入信號分離模塊、插入信號分析器、數(shù)據(jù)處理模塊控制模塊、數(shù)據(jù)處理模塊對內(nèi)接口模塊、時鐘分模塊、異常處理模塊。

圖3.16接收單元數(shù)據(jù)處理模塊內(nèi)部邏輯框圖

以下是各個分模塊的具體介紹。

數(shù)據(jù)解擾模塊：該模塊主要完成解擾過程，保證正確提取數(shù)據(jù)。

數(shù)據(jù)分析模塊：完成30bit的幀結(jié)構(gòu)的定幀操作，并正確確定出28bit數(shù)據(jù)信號和相應(yīng)的定幀信號，并判定數(shù)據(jù)是否經(jīng)過double處理。工作狀態(tài)可以由數(shù)據(jù)處理模塊控制模塊進行相關(guān)的設(shè)置和監(jiān)測。

數(shù)據(jù)插入信號分離模塊：正確分離出數(shù)據(jù)和插入信號。根據(jù)是否對數(shù)據(jù)進行double處理判定camera link 總線的時鐘頻率，處理后的數(shù)據(jù)為真正的接收數(shù)據(jù)。

插入信號分析器：分析對端插入的數(shù)據(jù)，提取相關(guān)的信息，并上報到控制模塊。

• 接收單元數(shù)據(jù)接收模塊

接收模塊數(shù)據(jù)接收模塊完成串行數(shù)據(jù)高速接收、高速串化數(shù)據(jù)的并化處理、數(shù)據(jù)緩沖的功能。模塊內(nèi)部邏輯框圖如圖3.17所示。包括高速數(shù)據(jù)接收模塊、高速數(shù)據(jù)并化模塊、數(shù)據(jù)緩沖模塊、數(shù)據(jù)接收模塊控制模塊、數(shù)據(jù)接收模塊對內(nèi)接口模塊、異常處理模塊和時鐘分模塊。

圖3.17接收單元數(shù)據(jù)接收模塊內(nèi)部邏輯框圖

以下是各個分模塊的具體介紹。

高速數(shù)據(jù)接收模塊：以和Serdes 相匹配的形式接收來自serdes的高速數(shù)據(jù)。

高速數(shù)據(jù)并化模塊：完成高速數(shù)據(jù)的串并轉(zhuǎn)化功能。

數(shù)據(jù)緩沖模塊：對接收數(shù)據(jù)進行緩沖，提高數(shù)據(jù)的可靠性和系統(tǒng)的安全性。出現(xiàn)溢出或者空閑的時候上報相關(guān)信息給數(shù)據(jù)接收模塊控制模塊便于OAM。

• 接收單元時鐘處理模塊

接收單元時鐘處理模塊和發(fā)送單元采用相同的方案?？蓞⒁姲l(fā)送單元。

• 接收單元并串/串并轉(zhuǎn)化器控制模塊

接收單元并串/串并轉(zhuǎn)化器控制模塊和發(fā)送單元采用相同的方案?？蓞⒁姲l(fā)送單元。

• 接收單元時鐘處理器控制模塊

接收單元時鐘處理器控制模塊和發(fā)送單元采用相同的方案?？蓞⒁姲l(fā)送單元。

• 接收單元OAM模塊

接收單元OAM模塊和發(fā)送單元采用相同的方案。可參見發(fā)送單元。

3.4 發(fā)送、接收單元并串/串并轉(zhuǎn)化器模塊

根據(jù)系統(tǒng)的設(shè)計需求，可以用一款通用串行器及解串器組成高速并串、串并模塊。串行/解串器芯片組數(shù)據(jù)串行速度最高速度應(yīng)高于Camera link的最高的2.38Gbps速率，以保證CCD在最高速率下可以使用；串行/解串器芯片組數(shù)據(jù)串行速度下限應(yīng)低于Camera link的最低的560Mbps速率，以保證CCD在最低速率下可以使用。并且解串器不需要本地的時鐘，完全在串行碼流中提取時鐘。通常芯片在滿足最高速度要求的情況下，在滿足最低速率需求方面存在問題，無法滿足camera link 的最低560Mbps的要求，則需要對速率較低的camera link 數(shù)據(jù)進行倍速調(diào)整，以達到串化/解串芯片組能夠支持的速率，這也是該系統(tǒng)設(shè)計中設(shè)計難點之一。

3.5 OAM接口模塊

OAM接口模塊采用422/232兼容的接口模塊，設(shè)計相對簡單。OAM模塊具體的功能設(shè)計已經(jīng)在之前核心模塊中有詳細描述，這里不贅述。

四、發(fā)送板及接收板實物圖

圖4.1 發(fā)送板實物圖

圖4.2 接收板實物圖