全新EDK8.1簡(jiǎn)化嵌入式設(shè)計(jì)
加入技術(shù)交流群
在到達(dá)了一個(gè)行業(yè)里程碑之后，下一步是什么呢？2005年，包含在嵌入式開發(fā)套件（EDK|0">EDK）中的Xilinx® Platform Studio工具套件因其嵌入式設(shè)計(jì)創(chuàng)新而榮獲IEC的DesignVision大獎(jiǎng)。這個(gè)革命性的設(shè)計(jì)向?qū)Х椒ńo原本依賴手工而且容易出錯(cuò)的嵌入式系統(tǒng)開發(fā)過程注入了抽象思維和自動(dòng)化理念。
2006年，賽靈思公司（Xilinx）又針對(duì)Platform Studio工具套件發(fā)布了一個(gè)新的版本8.1，強(qiáng)調(diào)對(duì)開發(fā)過程的簡(jiǎn)化并且提供了一個(gè)更加直觀的環(huán)境。該成果對(duì)于新手來說可以縮短學(xué)習(xí)時(shí)間，對(duì)于現(xiàn)有的設(shè)計(jì)者來說，則意味著一個(gè)更加完善和易于使用的環(huán)境。
Xilinx對(duì)Platform Studio的主用戶界面進(jìn)行了升級(jí)，為軟硬件工程師帶來直觀感受……
復(fù)雜設(shè)計(jì)的啟動(dòng)階段往往就要占用大量時(shí)間，因此作為先行條件，Xilinx幫助客戶完成核心設(shè)計(jì)的最初步驟是自動(dòng)實(shí)現(xiàn)的。Platform Studio工具套件中的Xilinx基系統(tǒng)生成器（Base System Builder）設(shè)計(jì)向?qū)Э蓭阒鸩酵瓿稍O(shè)計(jì)中甚為關(guān)鍵的最初階段。設(shè)計(jì)向?qū)且粋€(gè)偉大的創(chuàng)新，因?yàn)樗鼈兡軌蛱峁┑竭_(dá)核心設(shè)計(jì)的快捷途徑，即使你毫無經(jīng)驗(yàn)。安裝的向?qū)г?ldquo;聰明”，產(chǎn)生的問題越少，那么使用者所要求具備的經(jīng)驗(yàn)也就越少。
預(yù)知配置的硬件/軟件開發(fā)套件也非常有價(jià)值，它們可以使設(shè)計(jì)迅速脫離“嬰兒期”，到達(dá)一個(gè)快速、穩(wěn)定的階段。Xilinx硬件/軟件開發(fā)套件提供了硬件板、硬件識(shí)別工具和預(yù)先經(jīng)過驗(yàn)證的參考設(shè)計(jì)。這樣做的好處是，您可以在短時(shí)間內(nèi)給硬件加電，將可用的設(shè)計(jì)方案下載到開發(fā)板，然后對(duì)核心系統(tǒng)進(jìn)行研究，從而避免過去對(duì)新硬件、新固件和新軟件一起進(jìn)行調(diào)試所帶來的延遲和復(fù)雜度。
在進(jìn)行全系統(tǒng)驗(yàn)證以前，嵌入式設(shè)計(jì)的大部分時(shí)間都花在對(duì)核心設(shè)計(jì)進(jìn)行迭代，逐步引入新特性，增加獨(dú)立功能并且在每一步之后進(jìn)行重復(fù)調(diào)試等方面。由于這些工作非常單調(diào)而且耗費(fèi)時(shí)間，該階段應(yīng)盡可能的簡(jiǎn)單、有效。版本8.1著重于將普通（和重復(fù)性）任務(wù)變得簡(jiǎn)單和直觀，從而讓新用戶和現(xiàn)有用戶從中獲益。
所有用戶都將從V8.1中受益
Xilinx對(duì)Platform Studio的主用戶界面進(jìn)行了升級(jí)，為硬件和軟件工程師帶來直觀感受，這使得多視圖和定制對(duì)于所有用戶來說都變得更加容易。圖1中的集成開發(fā)環(huán)境（IDE）顯示了豐富的信息，但是也允許過濾視圖和定制工具欄。左側(cè)面板提供了標(biāo)準(zhǔn)的“tab（標(biāo)簽）”方法，用于在“Project”、“Applications”或者“IP Catalog”中顯示或者隱藏信息面板。只需要切換標(biāo)簽就可以顯示面板內(nèi)容。
 |
您可以在“Applications” 標(biāo)簽下觀察軟件應(yīng)用，通過對(duì)標(biāo)簽所屬內(nèi)容的瀏覽，可以訪問構(gòu)成嵌入式系統(tǒng)設(shè)計(jì)的所有C語言源文件和頭文件。該視圖還可以對(duì)編譯選項(xiàng)甚至Block RAM初始化過程進(jìn)行觀察。
“IP Catalog” 標(biāo)簽中包含有與設(shè)計(jì)相關(guān)的IP核的建立、購買或引入的詳細(xì)信息。對(duì)于時(shí)間有限的評(píng)估而言，Xilinx為嵌入式開發(fā)套件軟件包中的處理IP核以及某些高價(jià)值IP核提供了多種評(píng)估方式。如需了解Xilinx處理器IP方面的更多信息，請(qǐng)登錄網(wǎng)站：www.xilinx.com/cn/ise/embedded/edk_ip.htm。
中間面板是“Connectivity”互連關(guān)系視圖，右側(cè)的相鄰面板是與之相關(guān)的“System Assembly”視圖。Connectivity互連關(guān)系視圖對(duì)設(shè)計(jì)的總線結(jié)構(gòu)進(jìn)行了直觀顯示，并且提供了一個(gè)動(dòng)態(tài)工具用于創(chuàng)建或者編輯現(xiàn)有連接。著色編碼視圖可以使總線類型和它與IP之間的關(guān)聯(lián)方式變得一目了然（甚至對(duì)于剛?cè)腴T的用戶也是如此）。舉例來說，在這個(gè)視圖中，和PLB|0">PLB（處理器本地總線）相連的外設(shè)被標(biāo)成桔紅色；OPB|0">OPB（片上外設(shè)總線）的連接標(biāo)成綠色；和處理器核（這里是PowerPC 405）進(jìn)行的點(diǎn)對(duì)點(diǎn)連接被標(biāo)成紫色。面板上的“filter”按鈕允許您對(duì)連接視圖進(jìn)行定制或者簡(jiǎn)化，從而使您可以更加專注于特定的總線元件，而不受其它元件的干擾。
Platform Studio通過裝配來保持正確的連接，從而減少設(shè)計(jì)人員可能發(fā)生的錯(cuò)誤——也就是說，XPS將僅顯示彼此兼容的總線類型的連接選項(xiàng)。這避免了使用支持不兼容連接的工具所帶來的調(diào)試痛苦。
 |
但是，如果您的項(xiàng)目和設(shè)計(jì)團(tuán)隊(duì)需要設(shè)計(jì)的文檔資料，Platform Studio 8.1也具有強(qiáng)大的功能，它可以生成全面的設(shè)計(jì)參考材料，包括系統(tǒng)元件和它們之間互連的完整框圖。文檔的自動(dòng)生成節(jié)約了寶貴的時(shí)間（否則需要手動(dòng)建立這些資料），同時(shí)減少了文檔資料的出錯(cuò)率。這種方法將文檔和設(shè)計(jì)保持精確同步，還能夠顯示整個(gè)項(xiàng)目的清晰視圖。
新的增強(qiáng)功能使現(xiàn)有用戶受益
 |
該工具還可提供額外信息，比如IP支持哪種類型的處理器。因?yàn)閄ilinx支持高性能PowerPC硬核和靈活的MicroBlaze™軟處理器核，所以了解處理器的專用IP核很有好處。實(shí)際上，在右擊catalog中的一個(gè)IP核，就可以快速訪問IP核的修訂歷史以及相關(guān)細(xì)節(jié)的完整PDF說明書。為了清晰起見，外設(shè)的驅(qū)動(dòng)程序也有一個(gè)類似的平臺(tái)設(shè)置視圖，包括版本控制以及嵌入式OS支持。
當(dāng)新版本工具和IP核可用時(shí)，設(shè)計(jì)的向上移植就應(yīng)變得盡可能簡(jiǎn)單。沒有人愿意重新投入設(shè)計(jì)、調(diào)試以及接受時(shí)間的檢驗(yàn)，然后才將一個(gè)舊設(shè)計(jì)移植到新工具或者IP核上去。新IP核/工具具有很大的升級(jí)優(yōu)勢(shì)。Platform Studio 8.1具有移植能力（圖4），使您可以通過向?qū)?，快速、自?dòng)地完成移植。
 |
致力于復(fù)雜代碼應(yīng)用的軟件開發(fā)人員，會(huì)很高興看到基于Eclipse的XPS軟件開發(fā)套件IDE的性能得以增強(qiáng)。XPS-SDK具有一個(gè)升級(jí)的工具欄，它既可以對(duì)相似功能和按鈕進(jìn)行更加邏輯化的分組，同時(shí)又允許進(jìn)行用戶定制。版本8.1引入了一個(gè)更加強(qiáng)大的C/C++編輯器，它支持函數(shù)、方法、類、結(jié)構(gòu)和宏的代碼折疊功能，還對(duì)編譯器進(jìn)行了改進(jìn)。這些新的支持功能可以指定（目標(biāo)代碼）連接器腳本，并且能夠?yàn)镻owerPC、MicroBlaze處理器核和C++類創(chuàng)建向?qū)Фㄖ凭幾g器選項(xiàng)。將這個(gè)強(qiáng)大的軟件環(huán)境和創(chuàng)新的性能視圖以及集成式硬件/軟件調(diào)試器獨(dú)一無二的XPS功能結(jié)合在一起，8.1的用戶將會(huì)在更少的時(shí)間內(nèi)創(chuàng)造出比以前更好、更強(qiáng)大的嵌入式系統(tǒng)。
總結(jié)
屢獲大獎(jiǎng)的Platform Studio使嵌入式系統(tǒng)設(shè)計(jì)變得更為簡(jiǎn)單流暢。自動(dòng)設(shè)計(jì)向?qū)Ш皖A(yù)知配置的硬件/軟件開發(fā)套件有助于快速啟動(dòng)設(shè)計(jì)，同時(shí)可以減少錯(cuò)誤和追尾現(xiàn)象。
既然我們?cè)诩铀?ldquo;入門”過程方面的成功獲得了業(yè)界認(rèn)可，那么，現(xiàn)在就該對(duì)處于開發(fā)過程核心的耗時(shí)問題和循環(huán)問題進(jìn)行改進(jìn)。創(chuàng)建——調(diào)試——編輯——重復(fù)。您是否用過大部分步驟都是直觀的計(jì)算機(jī)輔助工具呢？在沒有閱讀內(nèi)容明晰的手冊(cè)或者電腦界面之前，您何從知道每一個(gè)按鈕的作用呢？
EDK/XPS版本8.1專注于改進(jìn)整個(gè)開發(fā)板的易用性，包括對(duì)主用戶界面、軟件開發(fā)環(huán)境（包括編輯和編譯）、IP升級(jí)、舊項(xiàng)目移植、設(shè)計(jì)記錄、總線系統(tǒng)查看和編輯以及其他內(nèi)容的改進(jìn)。
通過使普通任務(wù)變得更簡(jiǎn)單和直觀，不管是對(duì)經(jīng)驗(yàn)豐富的嵌入式工程師，還是對(duì)于剛剛接觸可編程FPGA|0">FPGA平臺(tái)（并且含有處理器）設(shè)計(jì)方案的新手來說，我們都可以使設(shè)計(jì)過程變得更加輕松。利用開發(fā)過程中節(jié)省下來的時(shí)間來革新自己的嵌入式產(chǎn)品吧。
如需了解8. 1版EDK和所有嵌入式處理解決方案方面的更多信息，敬請(qǐng)登錄網(wǎng)站：www.xilinx.com/cn/edk。
作者：Jay Gould 賽靈思公司（Xilinx Inc.） Xilinx嵌入式解決方案市場(chǎng)部產(chǎn)品營(yíng)銷經(jīng)理 @xilinx.com">jay.gould@xilinx.com
本文引用地址：http://2s4d.com/article/201706/348579.htm
評(píng)論