一篇很好的AD轉(zhuǎn)換設(shè)計中的基本問題整理

　　了解數(shù)據(jù)轉(zhuǎn)換器錯誤及參數(shù)

　　1.如何選擇高速模數(shù)轉(zhuǎn)換之前的信號調(diào)理器件;如何解決多路模數(shù)轉(zhuǎn)換的同步問題?

　　ADC之前的信號調(diào)理，最根本的原則就是信號調(diào)理引起的噪聲和誤差要在ADC的1個LSB之內(nèi)。根據(jù)這個目的，可以需要選擇指標合適的運放。至于多路ADC同步的問題，一般在高速ADC的數(shù)據(jù)手冊中都會有一章來介紹多片同步問題，你可以看一下里面的介紹。

　　2.在挑選ADC時如何確定內(nèi)部噪聲這個參數(shù)?

　　一般ADC都有信噪比SNR或者信納比SINAD這個參數(shù)，SINAD=6.02*有效位數(shù)+1.76,您可以根據(jù)這個公式來確定您選擇的ADC能否符合您的要求.

　　3.如何對流水線結(jié)構(gòu)ADC進行校準?需要校準哪些參數(shù)?

　　一般來講，ADC的offset和gain error會比較容易校準。只要外接0V和full scale進行采樣，然后得到校準系數(shù)。另外，如果需要作溫度補償?shù)脑?，一般需要加一個溫度傳感器，然后利用查表的方式來補償。

　　4.對ADC和DAC周圍的布線有哪些建議?

　　ADC和DAC屬于模擬數(shù)字混合型器件，在布局布線時最重要的是要注意地分割，即模擬地和數(shù)字地的處理問題。對于高采樣率的器件，建議使用一塊地。而低采樣率的器件，建議模擬數(shù)字地分開，最后在芯片下方連接在一起。

　　其他的布局布線規(guī)范與其他器件的是一樣的。

　　對于具體的器件，一般會有評估板的Layout圖可供參考。

　　5.模數(shù)轉(zhuǎn)換器的精度與噪聲系數(shù)之間有什么必然的聯(lián)系嗎?

　　低速模數(shù)轉(zhuǎn)換器的精度用峰峰值分辨率，有效值分辨率來表示。在ADI一些Sigma-delta ADC的芯片資料里都會列出不同情況下的有效值分辨率指標。高速模數(shù)轉(zhuǎn)換器的精度可用SNR，SNOB來表示，這些指標也可在資料中找到。

　　但一般ADC的指標中不會有噪聲系數(shù)(NF)的指標。

　　6.如果采用了外部模擬切換開關(guān)，那么這個開關(guān)總是存在一些電阻的，必然引起一些誤差，那么我想問一下有沒有什么辦法能減少這些誤差，分別描述一下用硬件的方法與用軟件的方法。

　　你可以選擇電阻很小的開關(guān)比如ADG14**系列。如果是開關(guān)是做通道切換的，在后級加一個運放跟隨就可以了。如果是做量程切換，只能選擇電阻很小的開關(guān)，同時注意開關(guān)的平坦度和溫度漂移參數(shù)，如果系統(tǒng)精度要求很高，那就只能做軟件校正或者選擇可編程放大器如AD8250/1/3等。

　　7.將AD7710的輸入端與自身的地短接后，再讀取數(shù)據(jù)時，其AD轉(zhuǎn)換值跳動比較大，通過說明當中的幾種校準方式，都沒有解決?頻率已經(jīng)在25Hz上了。不知如何解決?

　　請確認電源和基準的穩(wěn)定性，在頻率為25Hz，增益為1的條件下，看數(shù)據(jù)手測上Table II可知其有效值分辨率為21.5bit,那么其實際的峰峰值分辨率為21.5-2.7=18.8bit，也就是說如果有5bit碼在跳就是正常的。

　　8.請問ADC的輸入和傳感器相連，如何將傳感器輸出信號本身的干擾排除?

　　如果傳感器輸出是共模干擾，需要加儀表運放如AD8221/0等濾除。如果是差模干擾，加濾波器就可以濾除。

　　9.我要設(shè)計一個16路的數(shù)據(jù)采集系統(tǒng)，每路的采樣率為100K，16BIT，請問一下，我要采用什么樣的AD芯片，另外，AD轉(zhuǎn)換器的輸入通道比較少，要選擇什么樣的外部多路模擬切換開關(guān)?另，對模擬切換開關(guān)的選擇有什么要求，要關(guān)注哪些參數(shù)。

　　我們沒有16bit和16通道的ADC，您可以選擇用兩片AD7689，16bit 8通道?；蛘哌x擇16：1的ADG1206.要注意導(dǎo)通電阻，注入電荷，導(dǎo)通時間等。

　　10.一個12位的高速模數(shù)轉(zhuǎn)換器能不能降低以及如何降低到8位來使用，因我們的系統(tǒng)精度只需要8位，高了反而有害。

　　你在讀取數(shù)據(jù)的時候，只需要讀8bit即可。

　　11.有一些ADC集成有抗混疊濾波器，請問有什么好處?

　　一般抗混疊濾波器指的是ADC前端的濾波器，而sigma-delta ADC內(nèi)部會集成一些陷波器，來實現(xiàn)工頻50Hz和60Hz陷波，總的好處就是ADC有更好的抗噪聲性能。

　　12.請問怎樣才能降低相鄰?fù)ǖ老嗷ラg的干擾?

　　在布局布線時可以考慮在相鄰?fù)ǖ篱g加地屏蔽。

　　13.想設(shè)計高精度校準儀表，如直流電壓輸出(毫伏級)，能不能推薦幾款芯片?請問怎樣消除伴隨的量化噪聲?如何保證ADC的精度,AD轉(zhuǎn)換的滿量程即是電源電壓,對于單電源供電,零點的確定和量程都與電源電壓有關(guān),如果電源電壓波動勢必導(dǎo)致轉(zhuǎn)換的誤差,電路中如何解決,特別對小信號的采集.請問什么是 DAC的輸出靜態(tài)誤差?怎樣提高數(shù)模轉(zhuǎn)換器中電阻或者電流源單元的匹配程度?在給ADC供電時，數(shù)字地與模擬地之間是否需要串接小電感?

　　1)ADI的運放，儀放產(chǎn)品種類很多，最好把詳細的指標要求列出來，這樣比較容易找。

　　2)ADC的量化噪聲是固有的，沒辦法消除。

　　3)ADC的電源對測量精度有直接的影響。所以要選擇高精度低噪聲的電源信號，且在布線的時候也要注意避免干擾。

　　4)一般手冊里會分別給出zero error，gain error等等，不知道具體問的是哪一個，或者可以舉一個具體型號的例子。

　　5)這應(yīng)該是DAC內(nèi)部結(jié)構(gòu)的問題，一般來講，我們不關(guān)心內(nèi)部電阻或電流源的絕對值，只關(guān)心它們之間的比例，現(xiàn)在的工藝可以很好地保證這個。

　　6)一般來講，用0歐姆電阻連接就可以了。

　　14.ADC的內(nèi)部增益越大,其產(chǎn)生的噪聲也越大,專家能說說兩者之間的原理是什么?

　　ADC內(nèi)部的PGA增益越大，本身PGA的噪聲會增加，另外ADC輸入噪聲被放大的越多。所以ADC內(nèi)部增益越大，分辨率越小。

　　15.電源紋波對轉(zhuǎn)換精度的影響?

　　如果ADC有PSRR這個指標，可以使用這個指標去算電源紋波對ADC的影響。如果沒有，一般基準源都有這個指標，你可以使用基準源的PSRR去算對ADC采樣的影響。

　　16.數(shù)據(jù)轉(zhuǎn)換器在布線長度、通信串擾和匹配電阻等方面是如何設(shè)計的?

　　高速ADC會考慮這些問題。尤其對于LVDS接口的ADC，盡量保證一對信號的布線等長等距，放置端接電阻。這方面的布局布線最好是參考評估板來做。

　　17.ADI產(chǎn)品高速數(shù)模轉(zhuǎn)換最大速度能達到多少?采樣頻率大了是不是穩(wěn)定性會下降?

　　我們的DAC的最大速度能達到2.5GHZ,它是AD9739電流輸出型的，這不會影響到穩(wěn)定性。

　　18.ADC的標稱的位數(shù)很高,但是實際中末尾的幾位會被內(nèi)部噪聲而淹沒,我在挑選ADC時如何確定內(nèi)部噪聲這個參數(shù)?

　　對于高精度的ADC，一般來講都會給出一個有效分辨率的參數(shù)，也就是器件可以達到不跳碼的位數(shù)。另外在設(shè)計中還有考慮電源，參考電壓的噪聲，以及ADC前端調(diào)理電路引入的噪聲。需要把這些噪聲控制在ADC的1個LSB之內(nèi)。

　　19.評估ADC的時候，因為評估SNR，比較困難，所以我一般會考慮評估在接地時候的跳碼程度來比較兩種同類ADC的差異，這種評估方法科學(xué)嗎?有沒有更科學(xué)的方法?有沒有具體的文檔?

　　實際上對于高速ADC來說，應(yīng)該是加一個高精度的基準信號，而后用ADC采樣，再做FFT分析來評估SNR。而對于高精度的ADC來說才是您用的辦法，可以參考我們的應(yīng)用筆記AN-835。

　　20.如何理解壓擺率這個指標?為什么要對電壓變化率做限制?

　　舉個簡單的例子，如果壓擺率不夠，那么就是實際的輸出跟不上輸入信號的變化，這樣對信號的處理就會有失真。

　　21.開關(guān)電源的紋波對12位以上的ADC的影響有多大?是否需要為ADC部分單獨處理電源紋波?

　　高精度的ADC，比如16位及以上的ADC，不建議使用開關(guān)電源來供電。

　　22.請問使用高功效開關(guān)穩(wěn)壓器替換傳統(tǒng)的LDO穩(wěn)壓器電源對高速模數(shù)轉(zhuǎn)換器有沒有負面影響?對產(chǎn)品壽命有何影響?

　　在高速ADC場合，一般對電源的紋波和噪聲有較高的要求。開關(guān)電源效率比較高，但是有較大的紋波和噪聲，會對系統(tǒng)的精度有影響。而高速場合對SNR，SFDR要求比較高，所以選擇LDO會比較好。

　　23.關(guān)于運算放大器的阻抗匹配在設(shè)計中，需要如何注意?

　　只有在高速的情況下才需要考慮阻抗匹配。

　　24.電源精度會導(dǎo)致ADC的精度提不上去嗎?

　　有可能。具體要看你ADC的位數(shù)和PSRR這個參數(shù)。如果位數(shù)很低如10bit，你用再低噪聲的電源也只能是10bit精度。但是16bit系統(tǒng)，你如果使用噪聲很大的電源，會使得系統(tǒng)精度不能達到16bit。

　　25.AD前抗射頻干擾濾波器一般應(yīng)當達到什么樣的性能指標呢,比如截至頻率,滾降 ?

　　這取決于您的實際應(yīng)用，當然理想情況下是截至頻率等于有效的輸入信號，而滾降特性是無限陡峭，但實際上沒有這樣的濾波器，且越接近理想情況，成本會越高，要折衷考慮。

　　26.如何抑制輸入"毛刺"?

　　加濾波器抑制，或者是對采樣結(jié)果做數(shù)字濾波。

　　27.有什么好的建議,使用軟件來提高ADC的精度與位數(shù)?

　　請注意參考和電源的質(zhì)量，同時還需要注意layout來防止噪聲引入。

　　28.請問對于ECG信號的AD轉(zhuǎn)換需要有多大的分辨率?可以推薦幾款型號嗎?

　　取決于ECG的信號鏈。如果信號鏈中為AC隔離，這樣信號可以被放大很大，比如放大1000倍，這樣ADC的選取12位~16位。如果信號鏈為DC隔離，這樣信號不能被放大很多，一般增益為10，這樣ADC的位數(shù)就得選的大些，18位~24位。

　　ECG產(chǎn)品會有相應(yīng)的標準，即ECG產(chǎn)品最小能分辨多小的信號，ADC的選取與此也有關(guān)。

　　29.我設(shè)計的一個基于FPGA的DDS系統(tǒng)中使用的芯片是AD9777，請問在電流足夠的情況下，系統(tǒng)電源設(shè)計中是否可以將DA芯片與FPGA芯片共用3.3V數(shù)字電源，以達到簡化電源設(shè)計的目的?

　　可以 。

　　30.隨著數(shù)字視頻信號應(yīng)用的越來越普及，數(shù)模轉(zhuǎn)換器在視頻方面會不會無用武之地，乃至被淘汰?

　　數(shù)模轉(zhuǎn)換器是不會被淘汰的，因為最終都是要將數(shù)字信號轉(zhuǎn)會人們能所識別的模擬信號。

　　31.惡劣環(huán)境下(高溫下)，ADC的供電電源怎么設(shè)計?一般DC-DC很難達到+85攝氏度，ADI是否有相關(guān)的參考設(shè)計?

　　選擇合適的器件，DC-DC能工作在85度，關(guān)鍵是你選擇合適的器件和合適的設(shè)計，使得系統(tǒng)的溫升在其標定的范圍，如加風扇或者散熱片，多個器件并聯(lián)提高電源效率等。

　　32.我在使用ADuC841的A/D時，采集的數(shù)據(jù)偶爾會時零，為什么?如何解決?

　　這種情況要用示波器監(jiān)測輸入信號，看輸入端是否真的發(fā)生跳變了，如果沒有請仔細檢查ADUC841的數(shù)據(jù)讀取程序。

　　33.請問把一個直流信號加到轉(zhuǎn)換器輸入端時，怎樣確定輸出端應(yīng)該出現(xiàn)的數(shù)碼數(shù)目?

　　一般來講，根據(jù)計算公式，Vin/Vref=code/2^N. N為ADC的位數(shù)，Vin為輸入電壓，Vref為參考電壓。如果是有負電壓，需要考慮輸出碼字的類型，比如二進制補碼等等。絕大多數(shù)ADC的數(shù)據(jù)手冊中都會給出一個圖來說明這個問題。

　　34.AD7710使用時，噪音過高。如何使用說明書當中的校準?在布線過程當中如何做比較合適?

　　建議參考芯片的評估板來做Layout設(shè)計。