一篇很好的AD轉(zhuǎn)換設(shè)計(jì)中的基本問題整理

　　35.請問怎樣盡量減小系統(tǒng)噪音對ADC的影響?

　　盡量減少輸入噪音(可以差分輸入的ADC)，減小電源噪音。設(shè)計(jì)合適的濾波器等。

　　36.如何確定溫度對基準(zhǔn)的影響以及多最終轉(zhuǎn)換精度的影響 ?

　　基準(zhǔn)芯片資料中會有相關(guān)溫度對基準(zhǔn)影響的溫度系數(shù)指標(biāo)，一般為幾個(gè)ppm/°C。

　　一般ADC芯片資料沒有參考電壓隨溫度變化對ADC性能影響的測試參數(shù)。

　　37.如何實(shí)現(xiàn)對高速ADC的THD測試?

　　實(shí)際中是加一個(gè)高精度的基準(zhǔn)源，而后用ADC采樣，再做FFT分析，具體請見AN-835上面的介紹。

　　38.有什么辦法可以減少開關(guān)電源的噪聲對ADC的影響?

　　加入LC濾波，合理的layout如模擬地?cái)?shù)字地分開。如果還不行，只能加低噪聲的LDO。

　　39.如果ADC的傳遞函數(shù)線形度比較差，如何進(jìn)行校準(zhǔn)，有沒有通過驗(yàn)證比較科學(xué)的方法?是否可以舉例說明?

　　一般情況下都是做線性校正的，如果校正后還不能滿足要求，那建議采用分段校正的方法。

　　40.相對于單端，差分有很多優(yōu)勢，但是還是有很多單端的ADC，差分模式有什么弱點(diǎn)嗎?

　　和單端的輸入相比，外圍的電路相對復(fù)雜一些。

　　41.請問在高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)中，我們怎樣來確定采樣率和存儲器帶寬?

　　采樣率由待處理信號的頻率決定。存儲器帶寬由采樣率和處理器能力來決定。

　　42.請問AD前抗射頻干擾濾波器一般應(yīng)當(dāng)達(dá)到什么樣的性能指標(biāo) ?

　　這取決于您的應(yīng)用，理想情況下就是只讓有效帶寬內(nèi)的信號通過，但濾波器設(shè)計(jì)很難達(dá)到理想情況，所以要折衷考慮。

　　43.如果對視頻信號進(jìn)行數(shù)模/模數(shù)轉(zhuǎn)換該如何選擇轉(zhuǎn)換器，它的關(guān)鍵性規(guī)格是哪幾個(gè)方面呢 ?

　　主要是要看您所需要轉(zhuǎn)換的視頻信號格式，需不需要做色彩空間轉(zhuǎn)換。是普通的并口接口還是HDMI的接口。

　　44.ADC的輸出延時(shí)主要受什么因素的影響?

　　這是由ADC的內(nèi)部參數(shù)決定的，具體要看不同型號的數(shù)據(jù)手冊。

　　45.請問如何減小截?cái)嗾`差和增益誤差?

　　對一個(gè)特定的ADC來說，它的Offset誤差和Gain誤差基本是一定的。但是Offset誤差和Gain誤差是可以通過軟件校正消除的。

　　46.采集的數(shù)據(jù)中總是有錯誤的代碼，有何種方法能夠消除此錯誤代碼?

　　要先確定錯誤代碼是ADC輸出錯誤還是MCU讀取錯誤。如果是前者，那得看系統(tǒng)的設(shè)計(jì)是否合理，布局布線是否合理。

　　47.開關(guān)電源的地是否需要和ADC的模擬地分開嗎 ?

　　ADC的模擬地通過一點(diǎn)接入開關(guān)電源輸出濾波電容的地會減小電源紋波對ADC的影響。

　　48.PSRR指標(biāo)指什么?

　　指的是電源電壓抑制比。

　　49.最近我鑒定一只雙電源ADC。 我將待測轉(zhuǎn)換器的輸入端接地， 并 且在LED 指示燈上觀察其輸出的數(shù)碼。 令我非常驚奇的是為什么我所觀察到的輸出數(shù)碼范圍不是我所期望的一個(gè)數(shù)碼?

　　導(dǎo)致這個(gè)問題的原因有很多種：輸入信號源的范圍，參考電壓源的值，噪音的影響等等。

　　50.ADC的量化噪聲為什么沒辦法消除?

　　因?yàn)椴蓸硬皇抢硐?，而是無限逼近的概念。

　　51.實(shí)際應(yīng)用中INL、DNL那個(gè)指標(biāo)對用戶更有意義?

　　這兩個(gè)指標(biāo)都比較重要。

　　52.模擬地與數(shù)字地最后的連接方式應(yīng)該是怎么樣的?

　　盡量將模擬地和數(shù)字地分開，為了避免相互的干擾。但是在高速的ADC應(yīng)用中，數(shù)字和模擬要求共地。

　　53.我現(xiàn)在需要安裝節(jié)省空間的數(shù)據(jù)轉(zhuǎn)換器,認(rèn)為串行式轉(zhuǎn)換器比較適合。為了選擇和使用這種轉(zhuǎn)換器,請問我需要了解些什么?

　　串行接口的ADC一般轉(zhuǎn)換速度比較低，在10M以下，但是封裝，讀取會比較方便。你可以先看看你需要的位數(shù)，以低于10M的速度能不能滿足你的要求。另外關(guān)鍵是MCU和ADC的接口，是使用模擬的SPI還是MCU的標(biāo)準(zhǔn)SPI接口。

　　54.對ad的時(shí)鐘信號有什么要求?需不需要做一些溫度、抖動方面的補(bǔ)償?

　　不需要做補(bǔ)償。ADC中內(nèi)部已經(jīng)做了相關(guān)的補(bǔ)償。

　　55.對于單板結(jié)構(gòu)，板子上有多個(gè)比如9片ADC的話，本講座是建議ADC跨接模擬地和數(shù)字地?是否意味著要多點(diǎn)接地?

　　ADC需要接在系統(tǒng)的模擬部分。

　　56.什么時(shí)候用FPBW，什么時(shí)候用小信號BW，數(shù)據(jù)手冊并沒有把所有情況告訴我們。

　　FPBW與芯片的Slew Rate有關(guān)，當(dāng)要把信號放大時(shí)，如果Slew Rate跟不上，輸出信號就會失真。FPBW = SlewRate/2piVp，Vp為輸出信號的電壓。

　　57.請教專家，在采用R、C隔離時(shí)，若R較大會影響后面的ADC，若C較大會影響相位，具體設(shè)計(jì)時(shí)應(yīng)該如何選擇呢?

　　可以考慮在RC濾波后加一級運(yùn)放做buffer.

　　58.數(shù)據(jù)轉(zhuǎn)換器中最常見的錯誤主要有哪些?如何避免

　　ADC轉(zhuǎn)換會受到Noise的影響，如果ADC轉(zhuǎn)換的結(jié)果與理論值大概相等，那么可以通過在同一個(gè)輸入電壓上讀多次轉(zhuǎn)換結(jié)果，將轉(zhuǎn)換結(jié)果平均來得到更為準(zhǔn)確的值。

　　59.我們要的帶寬為100hz,結(jié)果用的是帶寬為1khz的放大器，如何有效解決抗干擾問題?

　　一般來講，ADC前端需要加一個(gè)濾波，濾掉把有用帶寬以外的噪聲。

　　60.影響ADC的重要參數(shù)有哪些?如何在pcb設(shè)計(jì)中避免?

　　考慮ADC前端的抗混疊濾波器的設(shè)計(jì)，阻抗匹配，輸入輸出的阻抗。

　　61.在高速模數(shù)轉(zhuǎn)換時(shí)，是不是不能以芯片內(nèi)部的參考電壓為準(zhǔn)，都需要外部參考，有沒有可能芯片內(nèi)部參考電壓也達(dá)到一般外部參考那么穩(wěn)定?

　　使用內(nèi)部參考電壓，由于參考電壓在ADC轉(zhuǎn)換時(shí)會sink/source電流，這會影響ADC的電源電壓，進(jìn)而影響ADC的SNR。一般系統(tǒng)精度要求很高的場合常使用外部參考。

　　62.目前ADI公司的ADC芯片中,分辨率高于14bit,最高速率能達(dá)到多少?雙通道,分辨率高于14bit,最高速率能達(dá)到多少?

　　14bit的ADC最高為150MSPS。

　　63.傳遞函數(shù)不連續(xù)(DNL不連續(xù))會導(dǎo)致什么問題?如果應(yīng)用中遇到這個(gè)問題，我應(yīng)該如何處理?使用軟件補(bǔ)償嗎?如果不連續(xù)，為什么芯片不能從硬件角度去做補(bǔ)償?

　　DNL不連續(xù)會導(dǎo)致丟碼，這個(gè)問題沒有辦法在外部做補(bǔ)償，這是ADC本身的特性。ADI的ADC都是保證沒有丟碼的問題存在的。

　　64.開關(guān)電源對數(shù)據(jù)轉(zhuǎn)換出錯的影響有多大?開關(guān)電源的頻率建議多高最為合理?

　　你可以加LDO或者LC濾波器減小電源紋波和噪聲。一般ADC的PSRR會比較高，位數(shù)低的ADC如10bit對電源要求不高，但高位數(shù)的ADC如 16bit對開關(guān)電源要求比較高。開關(guān)電源頻率選擇和功率，效率有關(guān)。普通的開關(guān)頻率一般選擇為100KHz-300KHz。

　　65.從信噪比角度來看，要實(shí)現(xiàn)多路AD，是采用單個(gè)多路AD的芯片實(shí)現(xiàn)?還是用多個(gè)個(gè)單路的AD實(shí)現(xiàn)好?

　　采用多個(gè)ADC芯片效果會更好。因?yàn)閱涡酒嗤ǖ赖男酒?，通道之間會有干擾。

　　66.怎樣判斷轉(zhuǎn)換錯誤是干擾信號引起的還是轉(zhuǎn)換本身引起的?

　　對于高頻的要用高精度的基準(zhǔn)源，高精度的可以將輸入端短路來測試ADC本身上的噪聲特性。

　　67.為了降低高頻干擾，開關(guān)穩(wěn)壓器后面使用LDO是否有好處?

　　會有好處。你可以選擇低噪聲的LDO。

　　68.那種類型的A/D在進(jìn)行布線的時(shí)候，要特別的注意電磁干擾的抑制?有什么好的建議?

　　一般來講ADC不需要考慮這個(gè)，而是在電源端考慮電磁干擾抑制。如果用到高速的數(shù)字器件或者時(shí)鐘的話，可以考慮加一個(gè)屏蔽罩。

　　69.陷波器和抗混疊濾波器有什么不同?

　　陷波器就是將某一頻率下的干擾做足夠的衰減，可以理解為帶阻濾波器，而抗混疊濾波器可以理解為低通濾波器。

　　70.噪聲混疊是否會導(dǎo)致ADC的SNR下降?

　　混疊是由于采樣率<2倍的信號頻率是產(chǎn)生的，這是會使得濾波器的設(shè)計(jì)變得困難，從而噪聲的濾除變得困難，SNR也會受到影響。

　　71.由LDO向ADC供電改為使用開關(guān)電源向ADC供電時(shí),對EMC性能的影響?

　　這要看你開關(guān)電源的EMC處理情況，如果開關(guān)電源EMC/I處理不好，系統(tǒng)就有EMI/C問題。由LDO向ADC供電改為使用開關(guān)電源向ADC供電可能會影響ADC的精度。

　　72.如果測量的是很低頻率的模擬信號(小于10Hz)，直接單端測量和將信號轉(zhuǎn)換成差分信號后驅(qū)動ADC相比，哪種方式測量精度會更高?

　　你可以直接單端測量就可以。

　　73.脈沖模式的A/D時(shí)序控制復(fù)雜嗎?是A/D內(nèi)部實(shí)現(xiàn)的嗎?

　　對于用戶端來說，都是用CPU控制ADC的通信接口，這并不復(fù)雜。

　　74.為了消除噪聲干擾，如何才能盡量減少AC環(huán)路 ?

　　布局布線的時(shí)候要盡量考慮信號線的回流路徑，使得回路面積盡量小。

　　75.現(xiàn)在想做一個(gè)項(xiàng)目用到16位的高速ADC，但是前端模擬信號本身的噪聲比較大，會浪費(fèi)掉3~4位的精度，為此你們覺得選擇16位的ADC有必要嗎?

　　如果輸入信號本身的噪聲只要12位，而且無法通過處理來降低噪聲，那么就不要使用16bit的ADC。

　　76.一般ADC封裝上都有很多模擬電源引腳，比如AD7656就有8個(gè)AVcc，在設(shè)計(jì)PCB時(shí)，如何把他們連接到電源上?

　　最好是有一層電源平面，就近將AVCC接到電源上，注意電容的分布。新設(shè)計(jì)建議使用AD7656-1，與AD7656相比，-1電源引腳上需要的電容較少。

　　77.專家是否能推薦幾款低溫漂的Rail-to-Rail的高精度運(yùn)算放大器呢?

　　AD8628、AD8638

　　78.現(xiàn)在的系統(tǒng)中很多都是單一的開關(guān)電源供電，那么對于系統(tǒng)中ADC、DAC的數(shù)字電源、模擬電源、數(shù)字地、模擬地，要如何處理?

　　數(shù)字電源可以通過一個(gè)磁珠后從模擬電源引出。如果允許，盡量使用分離的電源芯片為模擬和數(shù)字電源供電。

　　79.有些ADC會在時(shí)鐘輸入端加入高頻抖動源，這樣做能夠提升adc的有效位數(shù)么?

　　可以用單電源供電，但要注意AD620的Reference需要接到0.5的電源電壓處。

　　80.請問采樣時(shí)如何才能避免信號的丟失?

　　只能通過提高采樣率或?yàn)V波。

　　81.如何區(qū)分干擾是從前端進(jìn)去的?還是從電源進(jìn)去的?

　　對于高精度的應(yīng)用，可以把輸入端短路來測輸出，如果干擾依然不變，就應(yīng)該是電源和參考等引起的。

　　82.高速ADC和低速ADC在干擾的處理上有什么不同嗎?

　　相同的是加入去藕電容來消除干擾。layout可能有些不同，高速ADC一般采樣地平面，就近接地，低速一般是數(shù)字地模擬地分開，單地接地。