基于異構(gòu)多核體系的汽車遠(yuǎn)程監(jiān)控系統(tǒng)設(shè)計(jì)
Nios II Corel作為主控核,運(yùn)行UCOS II操作系統(tǒng),管理所有任務(wù)的調(diào)度工作,完成汽車傳感器的采集、加速度傾角震動(dòng)的計(jì)算、短信彩信的發(fā)送等。Nios II Core2作為輔助核,完成采集連續(xù)兩幀的視頻圖像,并進(jìn)行實(shí)時(shí)運(yùn)動(dòng)目標(biāo)檢測(cè)算法。雙核之間的通信通過Mailbox IP核共享On Chip Memory實(shí)現(xiàn)。同時(shí)設(shè)計(jì)Sobel算子邊界檢測(cè)硬件圖像預(yù)處理模塊和JPEG圖像壓縮IP作為雙核系統(tǒng)的協(xié)處理器,構(gòu)成異構(gòu)多核的嵌入式系統(tǒng)。結(jié)構(gòu)框圖如圖2所示。由于SDRAM作為視頻圖像的緩存,這里將Corel運(yùn)行于SRAM。Core2運(yùn)行于Flash,讀寫數(shù)據(jù)和堆棧存儲(chǔ)于SRAM中。本文引用地址:http://2s4d.com/article/197705.htm
2.2 汽車傳感器采集板設(shè)計(jì)
汽車傳感器信號(hào)采集板采用AD公司的加速度傳感器ADXL202AQC,用于對(duì)汽車的X/Y方向加速度、傾角以及震動(dòng)值進(jìn)行測(cè)量,傳感器采集系統(tǒng)框圖如圖3所示。ADXL202AQC采用MEMS工藝制作,是一種低價(jià)格、低功耗、單芯片集成雙軸加速度傳感器,3~5.25V單電源供電,工作電流小于6mA,可以測(cè)量0~5kHz、±2g范圍內(nèi)的動(dòng)態(tài)或靜態(tài)加速度,60Hz時(shí)分辨率為2mg,可以數(shù)字、模擬信號(hào)形式輸出。
ADXL202AQC采集雙軸加速度值,通過Xout、Yout輸出數(shù)字量,以和加速度值對(duì)應(yīng)的不同占空比方波輸出,將這兩路數(shù)字信號(hào)通過PIO口采集入SOPC系統(tǒng),通過Timer X、Timer Y定時(shí)器計(jì)算出精確的加速度值,NiosII Corel對(duì)兩個(gè)加速度值和重力加速度值確定三維空間的加速度傾角值。
同時(shí)通過Xfilt、Yfilt輸出加速度的模擬信號(hào)量,通過帶通濾波器將信號(hào)范圍控制在10~200Hz,微小的震動(dòng)量可以通過,經(jīng)放大、ADC轉(zhuǎn)換通過PIO口采集入SOPC系統(tǒng),處理器對(duì)這些值進(jìn)行計(jì)算,得到震動(dòng)幅值。
2.3 圖像的采集、處理與壓縮
系統(tǒng)的圖像采集用Terasic公司的TRDB-D5M攝像頭,實(shí)際像素2592H×1944V,顏色陣列為RGB(紅綠藍(lán))模式,最大數(shù)據(jù)傳送速度為96MHz時(shí)鐘下96Mb/s,VGA(640×480)輸出幀率可達(dá)70f/s,內(nèi)置12位ADC轉(zhuǎn)換器,3.3V單電源供電,I/O口電壓范圍1.7~3.1v。完全滿足系統(tǒng)要求,系統(tǒng)將攝像頭采集的信號(hào)經(jīng)過Soble算子邊緣檢測(cè)預(yù)處理,同時(shí)通過VGA口實(shí)時(shí)監(jiān)控,然后將圖像數(shù)據(jù)送Nios IICore2進(jìn)行運(yùn)動(dòng)目標(biāo)檢測(cè),當(dāng)監(jiān)控區(qū)域內(nèi)檢測(cè)到運(yùn)動(dòng)目標(biāo)后,對(duì)圖像進(jìn)行JPEG壓縮便于GPRS的數(shù)據(jù)發(fā)送。下面對(duì)各模塊加以介紹。
2.3.1 Sobel算子邊緣檢測(cè)預(yù)處理
圖像邊緣往往攜帶一幅圖像的大部分信息,是圖像最基本的特征之一。圖像邊緣檢測(cè)是圖像處理、圖像分析、模式識(shí)別以及計(jì)算機(jī)視覺的基本步驟,其結(jié)果的正確性和可靠性將直接影響到機(jī)器視覺系統(tǒng)對(duì)客觀事物的理解。本系統(tǒng)采用經(jīng)典的Sobel算子邊緣檢測(cè)算法,將圖像像素的左右、上下領(lǐng)域的灰度加權(quán),根據(jù)在邊緣點(diǎn)處達(dá)到極值這一原理進(jìn)行邊緣檢測(cè)。該算法處理的數(shù)據(jù)量大,通過軟件程序?qū)崿F(xiàn)將比較慢,無法滿足實(shí)時(shí)性要求,本系統(tǒng)用Verilog設(shè)計(jì)硬件模塊實(shí)現(xiàn)該功能。將CMOS攝像頭采集的圖像進(jìn)行預(yù)處理,其邊緣檢測(cè)結(jié)果送VGA實(shí)時(shí)監(jiān)控(如圖4所示),同時(shí)圖像數(shù)據(jù)交NiosⅡCore2進(jìn)行計(jì)算。設(shè)計(jì)中需要3×3的像素塊和大量乘加運(yùn)算,這里用到Altem公司的Megafuncation)庫,如ALTSHIFT_TABS移位寄存器對(duì)三行像素進(jìn)行緩沖,然后將各條緩沖線送入ALTMULT ADD乘加塊。
評(píng)論