FPGA+POWER PC架構(gòu)的實(shí)時(shí)飛行試驗(yàn)振動(dòng)數(shù)據(jù)分析系統(tǒng)

引言

在飛行試驗(yàn)過程中，飛行試驗(yàn)安全監(jiān)控對(duì)飛行試驗(yàn)的安全起著至關(guān)重要的作用。飛行試驗(yàn)本身具有相當(dāng)?shù)娘L(fēng)險(xiǎn)性，危及飛機(jī)和試飛員安全的因素錯(cuò)綜復(fù)雜、涉及面廣，不但包含飛機(jī)本身的因素，還包括許多外界條件。由于不安全事件的突發(fā)性，往往使得試飛員、地面指揮員、機(jī)務(wù)人員、安全救護(hù)員等不能做出及時(shí)響應(yīng)。

特別是近幾年隨著航空技術(shù)的飛速發(fā)展，飛機(jī)的結(jié)構(gòu)日趨復(fù)雜，其結(jié)構(gòu)強(qiáng)度、可靠性問題也日益突出，帶來的問題是飛機(jī)故障率增高、維護(hù)難度加大。而結(jié)構(gòu)強(qiáng)度問題90%是由振動(dòng)導(dǎo)致或與振動(dòng)有關(guān)。振動(dòng)出現(xiàn)異常，其結(jié)果輕則引起飛行員情緒緊張影響操作;重則損傷機(jī)器部件，減少使用壽命，甚至危及飛行安全。

由于振動(dòng)信號(hào)具有采樣率高、數(shù)據(jù)量大、處理復(fù)雜的特點(diǎn)，通過遙測(cè)數(shù)據(jù)處理系統(tǒng)很難傳輸大量的振動(dòng)參數(shù)。近幾年對(duì)振動(dòng)信號(hào)實(shí)時(shí)監(jiān)控技術(shù)進(jìn)行了一定的探索和研究，通過遙測(cè)鏈路將機(jī)載振動(dòng)數(shù)據(jù)傳到地面，在地面遙測(cè)數(shù)據(jù)處理站對(duì)數(shù)據(jù)進(jìn)行分析和實(shí)時(shí)監(jiān)控。由于前期所作的研究受到各種條件的限制，效果不太理想，因此結(jié)合某型號(hào)試飛測(cè)試的需要，在關(guān)鍵技術(shù)攻關(guān)項(xiàng)目中通過對(duì)振動(dòng)信號(hào)進(jìn)行機(jī)上的實(shí)時(shí)數(shù)據(jù)分析，將分析結(jié)果實(shí)時(shí)發(fā)送至地面監(jiān)控系統(tǒng)，以減小遙測(cè)傳輸帶寬，真正實(shí)現(xiàn)振動(dòng)信號(hào)的遙測(cè)實(shí)時(shí)監(jiān)控。

1 國(guó)內(nèi)外所采用的方法分析

縱觀國(guó)外飛機(jī)試飛情況，無論是空客的A380，A330，A400M還是波音787，在試飛過程中都非常重視振動(dòng)參數(shù)的測(cè)量，為了使得飛機(jī)的各部位振動(dòng)指標(biāo)滿足設(shè)計(jì)要求，在飛機(jī)設(shè)計(jì)的時(shí)候就已經(jīng)在地面建設(shè)了“地面振動(dòng)測(cè)試系統(tǒng)”。而對(duì)于試飛驗(yàn)證階段的振動(dòng)監(jiān)控更加重視，通過專用的振動(dòng)、應(yīng)變實(shí)時(shí)處理系統(tǒng)對(duì)所關(guān)心的振動(dòng)點(diǎn)進(jìn)行實(shí)時(shí)監(jiān)測(cè)。我院在研制某型直升機(jī)傳動(dòng)系統(tǒng)振動(dòng)試飛實(shí)時(shí)數(shù)據(jù)處理系統(tǒng)時(shí)，采用軟件技術(shù)對(duì)振動(dòng)信號(hào)進(jìn)行了分析處理，可以實(shí)時(shí)處理2路振動(dòng)參數(shù)，基本解決了該飛機(jī)試飛振動(dòng)數(shù)據(jù)實(shí)時(shí)處理需求，但是由于遙測(cè)帶寬的限制，導(dǎo)致還有一部分振動(dòng)參數(shù)被取消或降低需求，另外通過遙測(cè)傳輸和軟件處理也存在跳點(diǎn)多、時(shí)間延遲大的問題。

2 基于POWER PC+FPGA架構(gòu)的實(shí)時(shí)分析系統(tǒng)

據(jù)估計(jì)，在某型運(yùn)輸機(jī)試飛中，振動(dòng)、應(yīng)變參數(shù)將多達(dá)數(shù)百個(gè)，需要實(shí)時(shí)監(jiān)控的參數(shù)有數(shù)十路。按照傳統(tǒng)的技術(shù)和方法，無法滿足該型號(hào)飛機(jī)試飛對(duì)振動(dòng)信號(hào)實(shí)時(shí)處理的要求。針對(duì)該型號(hào)的試飛需求，在該型號(hào)關(guān)鍵技術(shù)攻關(guān)項(xiàng)目中提出了采用嵌入式處理器+FPGA架構(gòu)來設(shè)計(jì)振動(dòng)信號(hào)機(jī)載實(shí)時(shí)處理單元，在機(jī)上實(shí)現(xiàn)實(shí)時(shí)數(shù)據(jù)的工程量轉(zhuǎn)換、信號(hào)實(shí)時(shí)分析處理及高速存儲(chǔ)，將處理結(jié)果重新編碼后送機(jī)載測(cè)試系統(tǒng)遙測(cè)發(fā)送，最終實(shí)現(xiàn)振動(dòng)信號(hào)的地面遙測(cè)實(shí)時(shí)監(jiān)控。

2.1 硬件系統(tǒng)設(shè)計(jì)

2.1.1 硬件工作原理

硬件部分包括機(jī)載高采樣實(shí)時(shí)處理單元硬件和地面遙測(cè)分析單元硬件，前者主要由嵌入式計(jì)算機(jī)、FPGA分析單元和系統(tǒng)配置裝置構(gòu)成，后者是一臺(tái)數(shù)據(jù)分析工作站。嵌入式計(jì)算機(jī)選用400 MHz處理器芯片，10/100 MBase-T以太網(wǎng)口，配以200萬FPGA邏輯門陣列用于實(shí)現(xiàn)對(duì)振動(dòng)信號(hào)采集、處理、分析等工作，系統(tǒng)配置裝置采用筆記本電腦通過網(wǎng)絡(luò)接口完成對(duì)機(jī)載高采樣實(shí)時(shí)處理單元的系統(tǒng)配置。

振動(dòng)原始信號(hào)流由以太網(wǎng)口輸入，嵌入式系統(tǒng)完成振動(dòng)數(shù)據(jù)流的解包后將數(shù)據(jù)通過DMA方式直接傳輸至FPGA實(shí)時(shí)處理芯片，由FPGA模塊完成實(shí)時(shí)在線的振動(dòng)數(shù)據(jù)分析處理工作：工程量轉(zhuǎn)換、頻譜分析、時(shí)域統(tǒng)計(jì)量計(jì)算等，分析處理完后通過DMA方式傳送至嵌入式計(jì)算機(jī)的DRAM中，嵌入式計(jì)算機(jī)完成數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)發(fā)送工作。硬件原理示意圖如圖1所示。

圖1　機(jī)載高采樣實(shí)時(shí)處理單元硬件原理

2.1.2 接口設(shè)計(jì)

振動(dòng)信號(hào)的信號(hào)電纜、供電電源電纜接口設(shè)計(jì)按符合MIL-C-38999 I系列航空電連接器設(shè)計(jì)。提供信號(hào)電纜的接口、電源接口以及網(wǎng)絡(luò)接口。所有接口以航空電連接器的形式提供。

2.1.3 核心硬件設(shè)計(jì)

(1)硬件核心邏輯原理結(jié)構(gòu)

系統(tǒng)硬件核心部分由400 MHz處理器芯片，200萬門FPGA芯片及以太網(wǎng)接口芯片及串行通信芯片組成。系統(tǒng)硬件邏輯結(jié)構(gòu)、輸出硬件數(shù)據(jù)流邏輯原理設(shè)計(jì)及元件組成如圖2所示。

圖2　系統(tǒng)硬件邏輯原理設(shè)計(jì)及元件組成示意圖

(2)功能

POWER PC核心CPU，內(nèi)置VxWorks實(shí)時(shí)操作系統(tǒng)，負(fù)責(zé)系統(tǒng)網(wǎng)絡(luò)接口、串行通信接口。Xilinx FPGA芯片，完成自定義FFT頻譜分析及實(shí)時(shí)信號(hào)分析算法。

2.2 實(shí)時(shí)處理系統(tǒng)軟件設(shè)計(jì)

機(jī)載振動(dòng)數(shù)據(jù)實(shí)時(shí)處理單元開機(jī)后，軟件自動(dòng)運(yùn)行，首先完成系統(tǒng)的自檢，判斷系統(tǒng)的工作狀態(tài)，如果正常則進(jìn)行下一步工作，同時(shí)將設(shè)備面板的“工作正常”指示燈閃爍，反之不閃爍。系統(tǒng)正常后，軟件進(jìn)入循環(huán)連續(xù)的數(shù)據(jù)接收、分析處理與存儲(chǔ)程序，同時(shí)處理后的信號(hào)發(fā)送至機(jī)載數(shù)據(jù)網(wǎng)絡(luò)。

高采樣實(shí)時(shí)處理單元軟件在實(shí)時(shí)操作系統(tǒng)下運(yùn)行，使用NI公司的圖形化編程語言LabVIEW RT、高級(jí)信號(hào)處理包、噪聲振動(dòng)信號(hào)處理包和基于賽靈思公司Xilinx ISE FPGA開發(fā)模塊編制完成。機(jī)載高采樣實(shí)時(shí)處理單元配置軟件全部操作采用圖形化的人機(jī)界面，能方便、直接、快速完成機(jī)載系統(tǒng)的配置。

機(jī)載高采樣實(shí)時(shí)處理單元軟件流程如圖3所示。

圖3機(jī)載高采樣實(shí)時(shí)處理單元軟件流程圖

軟件采用模塊化設(shè)計(jì)的思想，以功能來劃分各個(gè)不同的子模塊。

2.2.1 實(shí)時(shí)網(wǎng)絡(luò)數(shù)據(jù)傳輸模塊設(shè)計(jì)