在40-nm 工藝節(jié)點實現(xiàn)世界上最先進的定制邏輯器件
加入技術交流群
系統(tǒng)檢驗過程
除了測試芯片階段以外， Altera 還在開發(fā)和生產(chǎn)階段進行嚴格的檢驗，確保所有芯片產(chǎn)品符合設計要求。
檢驗過程包括以下步驟：
1. Altera 的IC 設計團隊進行大量仿真，包括統(tǒng)計手段，確保設計達到功能、性能和功耗規(guī)范。
2. 通過嚴格的檢驗程序，Altera CAD 和布局組確保設計完全符合Altera 和TSMC 的模板標準，成功實現(xiàn)設
計。
3. 跨功能團隊對關鍵管芯區(qū)域進行可生產(chǎn)設計(DFM) 分析，保證能夠可靠生產(chǎn)。這涉及到仔細分析設計布
局，利用工藝技術經(jīng)驗，去掉邊緣產(chǎn)品，對布局進行優(yōu)化，以實現(xiàn)最大產(chǎn)量。
在40-nm 工藝節(jié)點實現(xiàn)世界上最先進的定制邏輯器件Altera 公司
6
4. TSMC 保證了可靠的模板生產(chǎn)。大批量生產(chǎn)的最終產(chǎn)品不會出現(xiàn)模板尺寸邊緣和缺陷導致的產(chǎn)量或者功能問題。
5. Altera 與TSMC合作，確保芯片能夠按要求制造，符合所有相應的線內(nèi)物理規(guī)范(層厚度、線寬等)和端線電氣規(guī)范( 晶體管特性、金屬線阻抗等)。
6. Altera 產(chǎn)品工程組在晶片級和封裝單元級進行全套的特性測試，確保最終產(chǎn)品符合所有規(guī)定的功能、性能和功耗規(guī)范。他們還分析非功能單元，與Altera 其他團隊一起確定產(chǎn)量下降的原因，反饋給TSMC，進行改進。
7. Altera 的應用組從用戶角度來測試器件，驗證所有的器件特性，使用Quartus II 軟件開發(fā)配置文件，對器件進行編程，測試I/O 電壓電平，檢驗所有結構單元的功能。
8. Altera 可靠性測試組負責測試芯片和最終產(chǎn)品，在嚴格的環(huán)境中進行測試，在最終發(fā)售給客戶之前，確保最終產(chǎn)品的短期和長期質(zhì)量。
Altera 的每一新器件系列均采用了這一流程，并不斷進行改進。在所有產(chǎn)品中采用這些嚴格的測試和檢驗流程， Altera 保證了產(chǎn)品具有最好的質(zhì)量、可靠性以及可用性。
獨特的冗余技術提高了器件產(chǎn)量Altera 是唯一使用專利冗余技術的可編程邏輯供應商。在提高器件產(chǎn)量和器件可用性上，冗余是非常有效的方法。Altera 在其FPGA 中嵌入“冗余”列電路來實現(xiàn)這一技術。如果確定某一列存在制造缺陷，利用電熔絲停止使用該列，激活冗余列。這一技術保留了管芯，從而提高了硅晶片的總產(chǎn)量。
在工藝或者器件使用的早期階段，較大的管芯更容易受到缺陷的影響，因此，冗余技術對大管芯更有效。
在大管芯器件中采用冗余技術能夠?qū)a(chǎn)量提高8 倍。通過這種方式，冗余技術提高了工藝早期的產(chǎn)量，迅速降低了成本，提高了可用性。隨著制造工藝的成熟和缺陷密度的增大，冗余技術將繼續(xù)扮演重要角色，幫助Altera 在今后繼續(xù)提高產(chǎn)量( 如圖5 所示)?？傮w上，冗余技術在Altera 目前的產(chǎn)品質(zhì)量中發(fā)揮了關鍵作用，使Altera 能夠比其他可編程邏輯供應商更迅速的提供大批量質(zhì)量可靠的產(chǎn)品，特別是高密度產(chǎn)品。
圖5. 在產(chǎn)品生命周期中，冗余技術實現(xiàn)了更高的產(chǎn)量。
7
版權 2009 Altera 公司。保留所有版權。Altera、可編程解決方案公司、程式化Altera 標識、專用器件名稱和所有其他專有
商標或者服務標記，除非特別聲明，均為Altera 公司在美國和其他國家的商標和服務標記。所有其他產(chǎn)品或者服務名稱的
所有權屬于其各自持有人。Altera 產(chǎn)品受美國和其他國家多種專利、未決應用、掩模著作權和版權的保護。Altera 保證當
前規(guī)范下的半導體產(chǎn)品性能與Altera 標準質(zhì)保一致，但是保留對產(chǎn)品和服務在沒有事先通知時的變更權利。除非與Altera
公司的書面條款完全一致，否則Altera 不承擔由使用或者應用此處所述信息、產(chǎn)品或者服務導致的責任。Altera 建議客戶
在決定購買產(chǎn)品或者服務，以及確信任何公開信息之前，閱讀Altera 最新版的器件規(guī)范說明。
101 Innovation Drive
San Jose, CA 95134
www.altera.com
在40-nm 工藝節(jié)點實現(xiàn)世界上最先進的定制邏輯器件Altera 公司
在這些技術的支持下，以及以前節(jié)點的良好記錄――所有90-nm 器件按計劃交付，世界上首款低成本
65-nm FPGA，Cyclone III 系列在投片后三個月交付，由此，Altera 能夠可靠的交付40-nm 產(chǎn)品。Altera 在65
nm上的記錄，以Cyclone III FPGA為代表，在TSMC兩條啟動不到一年的300-mm GigaFabs上進行生產(chǎn)，這表
明Altera 可以平穩(wěn)的進行量產(chǎn)。
結論
40-nm 工藝帶來了新的設計挑戰(zhàn)，在這方面出現(xiàn)錯誤的代價非常高。每一代產(chǎn)品的模板成本會增加50％，在
40-nm 節(jié)點高達3 百萬美元。同樣重要的是，由于邏輯門數(shù)量和芯片復雜度的提高，設計成本也隨之增加，
而且比模板成本增加得更快。這些困難把大部分公司擋在了40-nm 設計之外，只有少數(shù)企業(yè)能夠在這一節(jié)
點展開設計。
而Altera 的業(yè)務模式使其能夠采用最先進的半導體工藝進行大量的投入來開發(fā)產(chǎn)品，并推向市場。Altera
經(jīng)過在規(guī)劃和開發(fā)上多年的努力，并通過與業(yè)界領先獨立代工線的協(xié)作，最終獲得成功， Altera 的Arria II
GX FPGA、Stratix IV FPGA和HardCopy IV ASIC 系列最早實現(xiàn)了40-nm技術的廣泛應用，這是其他企業(yè)目前
還做不到的。結果， Altera 客戶能夠通過最先進的定制邏輯產(chǎn)品來滿足當今系統(tǒng)設計對功能、性能、密度
和功耗最迫切的需求。
本文引用地址：http://2s4d.com/article/191799.htm
評論