新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于CPLD的多次重觸發(fā)存儲(chǔ)測(cè)試系統(tǒng)設(shè)計(jì)

基于CPLD的多次重觸發(fā)存儲(chǔ)測(cè)試系統(tǒng)設(shè)計(jì)

作者: 時(shí)間:2010-03-17 來(lái)源:網(wǎng)絡(luò) 收藏

摘要:提出一種基于的多次重方案,詳細(xì)介紹系統(tǒng)硬件設(shè)計(jì)以及內(nèi)部控制原理,并對(duì)控制電路仿真。該系統(tǒng)體積小、功耗低,能夠?qū)崟r(shí)記錄多次重信號(hào),每次信號(hào)記錄均有負(fù)延遲,讀取出數(shù)據(jù)時(shí),無(wú)需程序調(diào)整,即可準(zhǔn)確復(fù)現(xiàn)記錄波形,因此重技術(shù)在系統(tǒng)中的應(yīng)用具有重要意義。
關(guān)鍵詞:CPLD;多次重觸發(fā);存儲(chǔ);測(cè)試;波形仿真

本文引用地址:http://2s4d.com/article/191772.htm


1 引言
多次重觸發(fā)技術(shù)應(yīng)用于多種場(chǎng)合,如一個(gè)30齒的齒輪,設(shè)齒輪嚙臺(tái)系數(shù)為1.2,若測(cè)量其中1齒多次嚙合時(shí)的應(yīng)力,則1齒的嚙合時(shí)間只占齒輪轉(zhuǎn)l圈時(shí)間的1.2/30,其余28.8/30的時(shí)間為空閑態(tài),而空閑態(tài)記錄無(wú)意義。為此開(kāi)發(fā)多次重觸發(fā)技術(shù),以齒應(yīng)力作為內(nèi)觸發(fā)信號(hào),只記錄每次觸發(fā)后的有用信號(hào),并具有負(fù)延遲,而不記錄空閑狀態(tài).直到占滿記錄裝置存儲(chǔ)空間,這樣可有效利用存儲(chǔ)空間,記錄更多的有用信號(hào)。

2 多次重觸發(fā)系統(tǒng)總體設(shè)計(jì)
2.1 多次重觸發(fā)存儲(chǔ)測(cè)試系統(tǒng)工作原理
圖1為多次重觸發(fā)存儲(chǔ)測(cè)試系統(tǒng)原理框圖,其工作原理:被測(cè)信號(hào)經(jīng)傳感器變?yōu)殡娦盘?hào)后,輸入至模擬調(diào)理電路,再經(jīng)放大濾波后輸入至A/D轉(zhuǎn)換器,將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),然后經(jīng)過(guò)FIFO傳輸給存儲(chǔ)器,計(jì)算機(jī)通過(guò)通信接口讀取數(shù)據(jù)。其中,該存儲(chǔ)測(cè)試系統(tǒng)的A/D轉(zhuǎn)換器的轉(zhuǎn)換和讀時(shí)鐘、FIFO及存儲(chǔ)器的讀寫時(shí)鐘、推地址時(shí)鐘均由CPLD控制產(chǎn)生。


2.2 負(fù)延遲的實(shí)現(xiàn)
動(dòng)態(tài)信息存儲(chǔ)要求真實(shí)有效地記錄有用信號(hào),根據(jù)被測(cè)信號(hào)特點(diǎn),需記錄下觸發(fā)前信號(hào)在極短時(shí)間內(nèi)的數(shù)據(jù),這就要使用負(fù)延遲技術(shù)。負(fù)延遲也稱為提前傳輸,即將觸發(fā)信號(hào)的觸發(fā)采集時(shí)刻提前一段時(shí)間作為傳輸數(shù)據(jù)的起始點(diǎn)。該采用FIFO存儲(chǔ)器實(shí)現(xiàn)負(fù)延負(fù)延遲。觸發(fā)信號(hào)未到來(lái)時(shí),A/D轉(zhuǎn)換器輸出的數(shù)據(jù)不斷寫入FIFO存儲(chǔ)器中,A/D轉(zhuǎn)換器轉(zhuǎn)換的數(shù)據(jù)不斷刷新FIFO存儲(chǔ)器的內(nèi)容。一旦觸發(fā)信號(hào)到來(lái),數(shù)據(jù)則開(kāi)始從FIFO寫入存儲(chǔ)器。


上一頁(yè) 1 2 3 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉