基于FPGA快速A 律壓縮編碼的設(shè)計(jì)與實(shí)現(xiàn) 作者： 時(shí)間：2010-03-29 來(lái)源：網(wǎng)絡(luò) 加入技術(shù)交流群 掃碼加入和技術(shù)大咖面對(duì)面交流海量資料庫(kù)查詢 收藏 <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 4.1狀態(tài)機(jī)（state）為了使comp模塊間有序進(jìn)行工作，確保之間數(shù)據(jù)正確穩(wěn)定的傳輸，特引入狀態(tài)機(jī)對(duì)各模塊進(jìn)行數(shù)據(jù)讀、寫(xiě)控制。 4.2比較單元（compare）圖3 comp單元流程圖（段內(nèi)碼單元） 圖4 comp單元流程圖（段落碼單元） 上一頁(yè) 1 2 3 4 下一頁(yè)
加入技術(shù)交流群
評(píng)論