基于FPGA快速A 律壓縮編碼的設(shè)計與實現(xiàn)
加入技術(shù)交流群
3 編碼流水線算法設(shè)計思路
本設(shè)計從適合流水線操作的角度對常規(guī)算法[5]作了改進，前級完成相應(yīng)位計算后將其結(jié)果傳遞到下一級，完成后進入下一組數(shù)據(jù)的編碼運算，從而達(dá)到流水作業(yè)的目的。由于每個模塊功能獨立，適合模塊化設(shè)計。
4 具體實現(xiàn)
圖2 系統(tǒng)框圖
圖2系統(tǒng)框圖中實現(xiàn)了一種并行數(shù)據(jù)處理且適合于編碼流水線作業(yè)的改進算法，并采用FPGA具體實現(xiàn)。系統(tǒng)主要由狀態(tài)機（state）和比較單元（compare）這二部分組成，其中Comp1，Comp2，……Comp7這七個單元模塊在狀態(tài)機的控制下并行進行流水線數(shù)據(jù)處理。即在狀態(tài)機的控制下，在一個clk時鐘脈沖當(dāng)中，七個單元同時進行著數(shù)據(jù)的處理工作，處理完成后，前一個Comp單元的輸出作為后一個Comp單元輸入，在下一個clk時鐘脈沖到來時緊接著又進行下一組數(shù)據(jù)處理。按照這種方式，依次處理下去，從而達(dá)到流水線作業(yè)的目的。下面對該系統(tǒng)進行具體實現(xiàn)。
評論