基于FPGA與SDRAM的數字電視信號采集系統(tǒng)的設計與實

要FPGA與的數字信號采集系統(tǒng)?？梢蕴峁┐笕萘康拇鎯臻g。提供優(yōu)秀的系統(tǒng)適應能力。該方案通過計算機并口實現與計算機的通信 ,但是高性能的邏輯分析儀價格昂貴,而且存取深度不足限制了對于海量數字電視信號的分析能力。盡管采用圖像采集卡也可以方便地采集到大量的模擬電視圖像,但是圖像采集卡通常只能保存有效圖像內容,行場同步信號將被丟失。而且采集卡使用自身的對模擬電視信號進行采集,其性能與數字電視系統(tǒng)的真實環(huán)境存在差異。本文采用作為外部存儲器實現的大容量數字信號采集系統(tǒng)采集到真實的數字電視信號。 1SDRAM接口狀態(tài)轉移圖

2 上電序列

FPGA與一塊外掛的比特構成。設計靈活,修改方便。基于的設計經過修改可以移植到不同的工作環(huán)境。內的采集系統(tǒng)分為數據采集、數據緩沖、接口和接口四大部分。數字化的電視信號通過數據采集模塊被采集到內,并進行位寬調整等數據預處理,然后使用數據緩沖模塊匯集批量的數據后通過接口存入外掛的芯片,最后使用接口將數據讀入到計算機內進行后處理。

ITU601標準量化的數字電視信號包含一組比特的亮度信號,一組比特的色差信號和一組比特的同步信號,還有一條時鐘信號。同步信號包含場同步與行同步,分別指示場消隱期和行消隱期。信號采用簡單的線性編碼方式。亮度信號的取樣頻率定為。在：：格式中,每個色差信號取樣數為亮度信號的一半,取樣頻率定為。為了采集完整的電視信號需要每一個時鐘采集亮度、色差與同步共比特數據。

SDRAM總線相同的比特數據。如果的容量足夠大,系統(tǒng)可以只是簡單地將每次比特數據填充至比特以簡化設計。如果容量有限,可以將次采集的比特數據調整成個比特的數據以充分利用存儲空間。還可以去除電視行場同步期間的無效數據以節(jié)省空間。采集模塊在開始采集后等待一場電視信號開始后才開始采集,保證存入的數據可以構成完整的電視圖像,有效地利用存儲空間。當空間被數據填滿時,系統(tǒng)自動停止數據采集。這樣采集的數據量大小完全由可配置的容量大小決定。通過增加可以方便地擴充系統(tǒng)容量。

13.5 MHz或者的電視信號采樣頻率上,而接口模塊工作在高速時鐘上。為了避免跨越時鐘域可能導致的亞穩(wěn)態(tài)問題,數據采集模塊與接口模塊必須使用進行緩沖與數據傳遞。數據緩沖模塊采用一個個字,每個字長比特的雙時鐘、雙端口的作為存儲單元。當開始采集數據時將復位,然后數據采集模塊每采集一個比特的數據就將其寫入。當內的數據達到個后通知接口模塊進行讀寫。由于采用了進行時鐘域間的數據傳遞,輸入模塊的時鐘與后端的工作時鐘沒有任何聯系,便于靈活地配置采樣時鐘。當用于采集頻率更高,數據量更大的場合時,應適當加大字深,以防溢出。