新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于FPGA的部分響應(yīng)CPM信號解調(diào)器的設(shè)計(jì)

基于FPGA的部分響應(yīng)CPM信號解調(diào)器的設(shè)計(jì)

作者: 時(shí)間:2011-03-23 來源:網(wǎng)絡(luò) 收藏

 ?。?)加比選ACS 模塊

  此模塊分為兩部分:①計(jì)算路徑度量值;②選擇當(dāng)前時(shí)刻最佳路徑。當(dāng)前狀態(tài)的路徑度量值為該狀態(tài)下所有可能的路徑度量值中的最大值。最佳路徑為最大路徑度量值對應(yīng)的上一狀態(tài)。在設(shè)計(jì)中采用確定 調(diào)制的起始狀態(tài)的方法。

  復(fù)位時(shí)將起始狀態(tài)的路徑度量值賦值為0;將其他狀態(tài)的路徑度量值賦值為一個(gè)較小的負(fù)數(shù)。采用這種方式有效避免解調(diào)時(shí)起始狀態(tài)的不確定性。

   的解調(diào)在一定的譯碼數(shù)量后,路徑度量值的存儲器便會飽和溢出。該設(shè)計(jì)采用一種簡單方法防止溢出:每次路徑度量值計(jì)算完成后,判斷其最大值,如果最大值超過某一確定的正值,則所有的路徑度量值減去一個(gè)正值。再判斷是否有度量值小于一個(gè)確定的負(fù)數(shù),如果有,則將其值重新賦值為一個(gè)較小的負(fù)數(shù)。仿真中,證明了這種方法的可行性。

表1 輸入數(shù)據(jù)與狀態(tài)間轉(zhuǎn)移關(guān)系

輸入數(shù)據(jù)與狀態(tài)間轉(zhuǎn)移關(guān)系

 ?。?)回溯模塊

  此模塊包括幸存路徑存儲和判決輸出。在模塊中比較當(dāng)前時(shí)刻各狀態(tài)的路徑度量值,求得最大路徑度量值,以及對應(yīng)的當(dāng)前狀態(tài)。從表1 可知,狀態(tài)的最低位可以表現(xiàn)上一時(shí)刻的輸入值,最低位為0 時(shí),表示上一時(shí)刻的輸入碼字為-1;最低位為1 時(shí)表示上一時(shí)刻的輸入碼字為1。

  3 硬件實(shí)現(xiàn)、時(shí)序仿真和性能

  這里選擇的 是Xilinx 公司的Virtex5 系列的XC5VSX95T 芯片,設(shè)計(jì)軟件為ISE, Synplify, Modelsim,Matlab,設(shè)計(jì)語言采用VHDL 硬件描述語言。



關(guān)鍵詞: FPGA CPM 信號解調(diào)器

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉