基于FPGA的部分響應(yīng)CPM信號解調(diào)器的設(shè)計

　　2 CPM 解調(diào)模塊的原理及其實現(xiàn)

　　2.1 解調(diào)器實現(xiàn)原理

　　對CPM 信號的接收、解調(diào)，常采取的步驟為：解調(diào)-最大似然序列估計-Viterbi 譯碼-判決。首先將接收到的復(fù)包絡(luò)信號分為I,Q兩路，下變頻為基帶信號，分別與cos（ψ （t, a））和sin（ψ （t, a））相關(guān)后相加，從而得到節(jié)點的度量值。對于t時刻每個狀態(tài)，可以根據(jù)其輸入值的不同，計算來自前一級節(jié)點的兩條路徑的路徑度量，并分別加上前一級節(jié)點的節(jié)點度量，然后從中選擇一個最小的度量值作為節(jié)點度量，并存儲前一級節(jié)點的信息。

　　2.2 解調(diào)器實現(xiàn)框圖

　　這里仿真采用二進(jìn)制2RC 的調(diào)制方式，根據(jù)Viterbi 譯碼方式可知，調(diào)制信號共有8 個狀態(tài)，將這些狀態(tài)分別編碼為000，001，010，011，100，101，110，111。輸入數(shù)據(jù)與狀態(tài)間轉(zhuǎn)移關(guān)系見表1。筆者在設(shè)計中將其分為四個模塊：分支度量模塊、加比選模塊、回溯模塊和控制模塊。其結(jié)構(gòu)設(shè)計如圖2 所示。

圖2 解調(diào)過程

　?。?）分支度量模塊

　　此模塊根據(jù)輸入數(shù)據(jù)計算分支度量值。在FPGA設(shè)計中，預(yù)先將每種基準(zhǔn)狀態(tài)抽樣時刻的值存入STD 寄存器中，在計算分支度量時通過查表得到基準(zhǔn)狀態(tài)的值。將輸入I,Q 兩路數(shù)據(jù)進(jìn)行串/并轉(zhuǎn)換，得到一個碼元持續(xù)時間內(nèi)的調(diào)制信號后，與每種基準(zhǔn)狀態(tài)的抽樣值相乘并相加，從而得到I,Q 兩路的路徑度量值。最后將I,Q 兩路度量值相加，便可以得到各狀態(tài)的分支度量值。