基于SOPC的雷達(dá)多功能接口模塊的設(shè)計與實現(xiàn)
加入技術(shù)交流群
2．2 M0子模塊電路設(shè)計
圖3為內(nèi)總線接口子模塊(M0)系統(tǒng)框圖，W8051是與8051單片機(jī)兼容的IP軟核，它通過工作在方式2下的8051串行口實現(xiàn)雷達(dá)內(nèi)總線M0主控器功能，分別為W8051擴(kuò)展了4 KB的程序ROM和256 B的RAM，同時擴(kuò)展了4 KB的雙口RAM2并掛接在Multibus上，以實現(xiàn)與主控計算機(jī)的數(shù)據(jù)交換。主控計算機(jī)通過一個I／O(INT)來中斷W8051，整個M0控制系統(tǒng)均在FPGA內(nèi)部實現(xiàn)，軟件在這個獨立的計算機(jī)系統(tǒng)上實現(xiàn)自定義的M0內(nèi)總線通信協(xié)議，以完成主控計算機(jī)與內(nèi)總線上雷達(dá)其他從設(shè)備(如發(fā)射機(jī)、接收機(jī)等)的可靠通訊。本文引用地址：http://2s4d.com/article/191090.htm
2．3 TVJ子模塊電路設(shè)計
TVJ功能塊的核心是基于FPGA的硬處理器核PowerPC 405，PowerPC 405是專門為嵌入式應(yīng)用而設(shè)計的高性能32位PowerPC系列處理器芯核，對于Virtex-ⅡPro系列FPGA，其實現(xiàn)型號為PowerPC405D5，其內(nèi)核的結(jié)構(gòu)主要包括1個5級流水線單元，1個虛擬存儲器管理單元，1個指令和數(shù)據(jù)獨立的Cache單元，1個調(diào)試口和3個可編程計數(shù)器，片內(nèi)總線遵循PLB(Processor Local Bus)標(biāo)準(zhǔn)，PLB是一種高性能的同步總線，用于連接處理器和高速外設(shè)，提供分離的32位地址總線和64位數(shù)據(jù)總線。通過PLB總線接口實現(xiàn)對視頻RAM、彩色查找表LUT、32位計數(shù)器、UART和雙口RAM3的擴(kuò)展，在雙口RAM3的另一端實現(xiàn)了與Multibus的存儲器接口及雙向中斷功能，視頻RAM分為A、B兩塊，共4 MB，顯示分辨率為575×575×16 b，通過PLB總線和多路切換電路可以對它們進(jìn)行讀／寫，同時視頻RAM的內(nèi)容經(jīng)讀取控制電路讀出后經(jīng)彩色查找表變換為24位真彩色數(shù)字視頻再經(jīng)過D／A變換和運放的驅(qū)動輸出模擬視頻信號。通過PLB總線可以隨時設(shè)置彩色查找表LUT的內(nèi)容以實時地進(jìn)行多種分層疊加彩色顯示方式的切換。視頻時序發(fā)生電路產(chǎn)生符合PAL制式的同步／消隱信號，當(dāng)有外部同步信號輸入時，外同步檢測電路可自動識別出來并與外部的鎖相環(huán)(PLL)配合，產(chǎn)生與外同步信號完全一致的視頻時序信號，保證最后輸出的模擬視頻與其完全同步。除去視頻RAM，PLL，D／A、和運放電路外，整個PowerPC 405系統(tǒng)和顯示控制的時序、邏輯電路及彩色查找表等都在FPGA內(nèi)部實現(xiàn)。如圖4所示。
評論