一種通用的FPGA位元電路

摘要：針對目前不同類型FPGA要求的位元電路不一致現(xiàn)象，提出了一種通用的FPGA位元電路，該位元電路不僅適用于任意結(jié)構(gòu)的反熔絲／熔絲FPGA，還可以單獨(dú)的存儲(chǔ)1和0，對反熔絲／熔絲熔通后的電阻特性也沒有具體要求。
關(guān)鍵詞：現(xiàn)場可編程邏輯門陣列；反熔絲；位元電路；邏輯模塊

FPGA (Field Programmable Gate Array)， 即現(xiàn)場可編程邏輯門陣列，是當(dāng)今集成電路半定制設(shè)計(jì)中的重要組成部分，具有結(jié)構(gòu)靈活，功能完善，集成度高，設(shè)計(jì)周期短的特點(diǎn)，受到了越來越多的用戶的歡迎；并且隨著集成電路工藝制程的不斷更新，F(xiàn)PGA的速度也得到了極大的提高。FPGA一般分為反熔絲型、EPROM型及SRAM型。
基于Flash的FPGA一般需要采用特殊的結(jié)構(gòu)，造價(jià)很高；基于SRAM的FPGA器件雖然不需要特殊的工藝，可以用一般的CMOS工藝實(shí)現(xiàn)，但是這種FPGA的保密性及可靠性都不高；反熔絲／熔絲FPGA的保密性及可靠性都很高，市場上也有很多的反熔絲／熔絲結(jié)構(gòu)，有些完全可以于CM OS工藝兼容。因此反熔絲／熔絲FPGA具有很好的發(fā)展前景。
在反熔絲／熔絲FPGA中，反熔絲／熔絲結(jié)構(gòu)對FPGA的性能至關(guān)重要，這些反熔絲／熔絲結(jié)構(gòu)擊穿后的電阻特性不一致，大至10K歐姆，小的只有幾歐姆，因此基于反熔絲／熔絲結(jié)構(gòu)的位元電路需要單獨(dú)設(shè)計(jì)。在本論文中提出的這種位元電路對反熔絲／熔絲結(jié)構(gòu)擊穿后的電阻沒有特殊要求，因此具有重復(fù)利用性。因?yàn)槠邢?，在此只敘述此位元電路在反熔絲FPCA中的應(yīng)用，此位元電路可以完全應(yīng)用到熔絲FPCA中。

1 新型反熔絲／熔絲位元電路
反熔絲／熔絲位元電路是控制反熔絲／熔絲完成邏輯編程的電路，圖1所示是反熔絲位元電路，實(shí)框中是反熔絲存儲(chǔ)單元電路圖，該存儲(chǔ)單元可以單獨(dú)的存儲(chǔ)0和1。寫狀態(tài)時(shí)加編程高壓，讓其中一個(gè)反熔絲電容熔通為一個(gè)小電阻，另一個(gè)反熔絲電容保持原狀態(tài)；讀取時(shí)，在熔通電容一端加電源電壓，通過熔通后的小電阻傳輸高電平，完成1的存儲(chǔ)；在熔通電容一端加低電平，通過熔通后的小電阻傳輸?shù)碗娖?，完?的存儲(chǔ)?？梢娢辉娐份敵龈叩碗娖绞歉鶕?jù)節(jié)點(diǎn)電壓的變化來判斷，與節(jié)點(diǎn)電流沒有關(guān)系，因此對擊穿后的電阻特性沒有特殊要求。

對于熔絲位元電路只需將反熔絲結(jié)構(gòu)換成熔絲結(jié)構(gòu)，寫狀態(tài)時(shí)加編程高壓，讓其中一個(gè)熔絲熔斷，另一個(gè)熔絲保持常態(tài)；讀取時(shí)，在保持常態(tài)的熔絲一端加電源電壓，通過熔絲傳輸高電平，完成1的存儲(chǔ)，在保持常態(tài)的熔絲一端加低電平，通過熔絲傳輸?shù)碗娖?，完?的存儲(chǔ)。
圖1的框外是一個(gè)MOS管，此MOS管是作為開關(guān)用的，當(dāng)data輸出0時(shí)，此開關(guān)關(guān)閉，X0與Y0斷開，當(dāng)data輸出1時(shí)，此開關(guān)打開，X0與Y0實(shí)際上是連在一起的，此時(shí)從X0輸入信號(hào)，Y0的輸出信號(hào)即為X0。