基于FPGA的信號頻譜分析系統(tǒng)
加入技術(shù)交流群
3 仿真結(jié)果
該系統(tǒng)選擇Altera公司Cyclone II系列的EP2C70F89618芯片來實現(xiàn)，F(xiàn)FT模塊是設(shè)計的核心部分。系統(tǒng)時鐘100 MHz，實驗輸入模擬信號為余弦信號，初始化參數(shù)設(shè)置FFT的點數(shù)為1 024點，旋轉(zhuǎn)因子精度為16 b，復數(shù)乘法器結(jié)構(gòu)為“4 Mults／2 Adders”。經(jīng)綜合時序分析得知：其工作時鐘頻率68．82 MHz。編譯成功后的RTL級電路描述如圖9所示。本文引用地址：http://2s4d.com/article/190196.htm
在系統(tǒng)復位信號變?yōu)榈碗娖胶?，?shù)據(jù)源將sink_ready信號置為高電平，表明有能力接收輸入信號。數(shù)據(jù)源加載第一個數(shù)據(jù)樣點到FFT函數(shù)中，同時將sink_sop信號置高電平，表明輸入模塊的開始。在下一個時鐘周期，sink_sop信號被復位，并以自然的順序加載后面的N-1個數(shù)據(jù)輸入樣點。當FFT完成了輸入模塊的變換并且將source_ready信號置為高電平，并且以自然順序輸出復數(shù)變換域數(shù)據(jù)模塊。FFT模塊的功能仿真波形如圖10所示。
該模塊讀取一組數(shù)據(jù)點的實部和虛部，并將其進行運算處理得出結(jié)果并輸出相應(yīng)波形。從仿真波形可知這種設(shè)計結(jié)構(gòu)完全符合實現(xiàn)FFT電路的要求。
4 結(jié)束語
使用FPGA實現(xiàn)了從模擬信號采樣，到對采樣信號進行頻譜分析，最后控制VGA顯示器將這些頻譜數(shù)據(jù)以圖形的方式顯示出來。經(jīng)實驗證明，設(shè)計完全符合實際要求，可實現(xiàn)信號的頻譜分析與顯示功能。
評論