全數(shù)字跟蹤接收機的設(shè)計與實現(xiàn)

摘要：隨著軟件無線電在中頻領(lǐng)域的廣泛應(yīng)用，采用數(shù)字信號處理技術(shù)設(shè)計了基于FPGA全數(shù)字中頻跟蹤接收機并應(yīng)用于遙感衛(wèi)星天線接收系統(tǒng)中。給出了詳細(xì)的理論說明和體統(tǒng)組成。該接收機結(jié)構(gòu)簡單，成本低，調(diào)試方便。在測試和實際應(yīng)用中，該跟蹤接收機輸入信號的動態(tài)范圍大，AGC和誤差電壓精度等指標(biāo)較模擬接收機都有顯著的提高。
關(guān)鍵詞：自動跟蹤；現(xiàn)場可編程門陣列；數(shù)字下變頻；數(shù)字濾波器；幅度解調(diào)；數(shù)字AGC

隨著軟件無線電技術(shù)和全數(shù)字接收機技術(shù)的迅速發(fā)展，以及現(xiàn)場可編程門陣列FPGA規(guī)模的不斷壯大，用FPGA實現(xiàn)中頻數(shù)字跟蹤接收機已經(jīng)成為必然的趨勢。本文設(shè)計的中頻跟蹤接收機中包括了A／D變換，數(shù)字正交混頻以及數(shù)字濾波等模塊。主要的功能模塊分為中頻接收模塊和誤差信號提取模塊。
經(jīng)過測試，系統(tǒng)能夠完成單脈沖跟蹤體質(zhì)天線的自動跟蹤任務(wù)，實現(xiàn)了對中頻調(diào)幅信號的采樣，下變頻，解調(diào)等功能。系統(tǒng)結(jié)構(gòu)簡單，體積小，成本低，有良好的通用性。

1 總體設(shè)計
自動跟蹤接收系統(tǒng)是遙感衛(wèi)星地球站的一個組成部分，它接收來自天線的衛(wèi)星數(shù)據(jù)信號(和信號)和角度誤差信號(差信號)經(jīng)變頻，濾波，放大，檢波，解調(diào)后向伺服系統(tǒng)提供所需要的角度誤差信號，控制天線的方位軸，俯仰軸和方位軸向角度誤差小的方向轉(zhuǎn)動，實現(xiàn)對目標(biāo)的跟蹤。
其中中頻接收本分完成差信號的幅度檢波輸出視頻信號和信號強度的提取，誤差信號提取模塊完成角度誤差信號的解調(diào)，斜率補償、相位補償和時分信號的輸出。

2 數(shù)字中頻接收機設(shè)計
數(shù)字中頻接收機包括中頻采樣、A／D變換、數(shù)字AGC、數(shù)字下變頻、AM檢波等。原理框圖如圖1所示。

中頻信號經(jīng)過一個大動態(tài)壓控放大器、中頻低噪聲限幅放大器和一個抗混疊帶通濾波器進(jìn)入A／D采樣，采樣后的數(shù)據(jù)進(jìn)入FPGA計算，輸出AGC信號和基帶信號進(jìn)入下一級。數(shù)據(jù)在FPGA中完成數(shù)字下變，CIC抽取濾波，F(xiàn)IR低通濾波，AM檢波，數(shù)字AGC等計算。
2．1 中頻采樣和A／D變換
本文提到的中頻數(shù)字跟蹤接收機是70 MHz中頻信號輸入，信號帶寬為12 MHz。輸入信號經(jīng)抗混疊濾波器后，進(jìn)行A／D采樣。采用欠采樣的方法來求的適合的采樣率。根據(jù)通帶采樣定理，采樣率必須滿足一下條件：

其中，fs是采樣頻率，fh、fl分別是信號的上、下限頻率，BW=fh-fl是信號帶寬，m為正整數(shù)，可去的值分別為：2～6。
可見，最低采樣率可以取到25．3～25．6之間，但是采樣率太低會給濾波器的設(shè)計帶來難度。最后根據(jù)Heisenberg不定性原理來估計采樣率與分辨率的關(guān)系，以及采樣率與分辨率對信噪比，ADC動態(tài)范圍的影響，計算最佳采樣率(正交采樣)選擇采樣頻率fsopt=56 MHz，分辨率為16位。
2．2 數(shù)字下變頻的實現(xiàn)
用56 MHz的采樣頻率對70 MHz的信號進(jìn)行采樣，帶通采樣相當(dāng)于將信號以56 MHz的間隔進(jìn)行頻譜搬移，所以采樣后的信號，只需要下變頻14 MHz就可以得到基帶信號。采樣后的調(diào)幅信號與數(shù)字本振頻率為14 MHz的正余弦信號進(jìn)行數(shù)字混頻，產(chǎn)生同相和正交兩路基帶信號。同相分量中含有基帶分量和二次諧波分量，只要通過低通濾波器就可以得到基帶分量。正交分量中只包含二次諧波分量，通過低通濾波器可已完全濾除。為了節(jié)約系統(tǒng)資源，所以設(shè)計NCO只需要產(chǎn)生同相分量。選擇固定系數(shù)法來產(chǎn)生正弦信號和余弦信號，避免由于相位截短帶來的誤差。正交本振詳細(xì)取值如下：
cos(0)=1；cos(0．5π)=0；cos(π)=-1；cos(1．5π)=0；
sin(0)=0；sin(0．5π)=1；sin(π)=0；sin(1．5π)=-1。
本振信號的幅度值只有{0，1，-1}，用Verilog編程實現(xiàn)直接與ADC輸出相乘實現(xiàn)混頻，這種方法實現(xiàn)數(shù)字本振信號精度非常高。