新一代SoC整合音頻編解碼器的挑戰(zhàn)與設(shè)計(jì)實(shí)現(xiàn)

在當(dāng)今的多媒體系統(tǒng)芯片中整合進(jìn)經(jīng)過硅驗(yàn)證并針對(duì)特定音頻功能優(yōu)化過的音頻IP，有利于降低功耗、減少體積和縮減成本。但隨著下一代設(shè)計(jì)走向 28nm工藝技術(shù)，也隨之會(huì)出現(xiàn)新的挑戰(zhàn)。音頻編解碼器中的音頻設(shè)計(jì)包括了很多模擬電路，它不會(huì)隨著工藝技術(shù)的發(fā)展而與時(shí)俱“小”，因此并不遵循傳統(tǒng)的摩 爾定律。

　　28nm工藝技術(shù)增加了晶圓成本，系統(tǒng)架構(gòu)師和SoC設(shè)計(jì)師必須要考慮這對(duì)將音頻編解碼器整合進(jìn)SoC的經(jīng)濟(jì)性產(chǎn)生了何種影響。Synopsys公司 測試了幾款目前在市場上出售的移動(dòng)多媒體設(shè)備，發(fā)現(xiàn)目前多數(shù)智能手機(jī)和平板電腦可以支持用28nm工藝開發(fā)的音頻編解碼器。

　　本文介紹了測試結(jié)果還討論了將音頻功能整合進(jìn)28nm移動(dòng)多媒體SoC所面臨的商業(yè)和技術(shù)挑戰(zhàn)，同時(shí)闡述了如何克服這些挑戰(zhàn)的見解。本文還解釋了一些關(guān)鍵的設(shè)計(jì)考慮，包括縮放限制、電源電壓的要求和系統(tǒng)劃分選擇等。

　　音頻編解碼器基礎(chǔ)：為解釋清楚和便于討論，可使用下圖1描述的一款音頻編解碼器。音頻編解？？碼器包含麥克風(fēng)和線輸入、信號(hào)流送和混合、放大器模塊、 多通道ADC和DAC。它還包括各種輸出驅(qū)動(dòng)器，包括線輸出、耳機(jī)和揚(yáng)聲器驅(qū)動(dòng)器以及一個(gè)包含抽取/插值濾波器的小數(shù)字信號(hào)處理模塊和一個(gè)標(biāo)準(zhǔn)的I2S數(shù) 字音頻接口。

　　圖1：典型的音頻編解碼器方框圖。

　　28nm工藝技術(shù)的成本考慮：在28nm工藝技術(shù)，晶圓成本比65nm技術(shù)高得多。對(duì)遵循摩爾定律的數(shù)字電路來說，更高的晶圓成本可以通過增加的門密度、可能整合進(jìn)更多功能和更高性能予以補(bǔ)償以證明其物有所值。

　　模擬電路，諸如廣泛使用I/O器件的音頻編解碼器，不以與主要使用內(nèi)核器件的數(shù)字電路一樣的方式隨工藝節(jié)點(diǎn)的縮小而減小。除非晶圓面積可減少25-30％，否則更高的晶圓成本將顯著增加音頻技術(shù)的整體硅成本。

　　例如，為保持相同的硅成本，用65nm技術(shù)實(shí)現(xiàn)的一款2.5mm2的音頻編解碼器，在用28nm工藝實(shí)現(xiàn)時(shí)，需要縮小至1.9mm2。下圖2顯示了到 2013年，每個(gè)12英寸晶圓的成本預(yù)測（以65nm工藝為標(biāo)準(zhǔn)）。而28nm晶圓的生產(chǎn)成本預(yù)計(jì)將比65nm晶圓的高近40％。

　　圖2：2013年，不同工藝的晶圓生產(chǎn)成本，以65nm為標(biāo)準(zhǔn) （資料來源：Selantek公司）。

　　因?yàn)榕c65nm技術(shù)實(shí)現(xiàn)的相同功能音頻電路比，28nm技術(shù)的該電路性能并沒有顯著提升，所以決定是否集成音頻功能的關(guān)鍵因素之一是硅芯片的成本。下 圖3顯示了與用65nm工藝實(shí)現(xiàn)的2.5mm2的音頻編解碼器相比，為保持相同的硅成本，用不同的工藝技術(shù)實(shí)現(xiàn)所要求的面積。

　　圖3：與用65nm工藝實(shí)現(xiàn)的2.5mm2的音頻編解碼器相比，為保持相同的硅成本，不同的工藝技術(shù)實(shí)現(xiàn)所要求的面積。

本文以下各節(jié)將討論在28nm工藝幾何尺寸，整合音頻編解碼器的關(guān)鍵技術(shù)挑戰(zhàn)。每個(gè)挑戰(zhàn)都可以通過改進(jìn)電路或系統(tǒng)來解決，以為SoC提供最優(yōu)化的功耗和成本。

音頻編解碼器的尺寸縮小限制

　　有三個(gè)主要的電路模塊制約著音頻編解碼器隨工藝的發(fā)展而縮?。?/p>

　　有源放大器和梯形電阻：有源放大器和梯形電阻用于混合不同音頻源的眾多音量控制和開關(guān)應(yīng)用中。器件匹配特性制約著有源放大器的性能。減少單個(gè)器件的體 積對(duì)器件匹配性能產(chǎn)生負(fù)面影響并顯著降低了有源放大器的性能?；谠撛颍c40nm或65nm工藝的放大器相比，采用28nm工藝節(jié)點(diǎn)實(shí)現(xiàn)相同性能的有 源放大器的面積并不會(huì)減少很多。為避免任何可察覺的雜音（如拉鏈噪音），音量增益步進(jìn)必須低于1dB。這就需要可變抽頭電阻具有大量的抽頭，從而增加了總 面積。

　　數(shù)據(jù)轉(zhuǎn)換器：大多數(shù)的音頻編解碼器采用Σ-Δ（sigma-delta）ADC和DAC電路實(shí)現(xiàn)。開關(guān)電容電路的噪音水平與電容值成反比。因此，對(duì)于 一個(gè)給定的音頻性能要求來說，就對(duì)應(yīng)一個(gè)所需的最小電容值，所以，電容面積不會(huì)隨工藝節(jié)點(diǎn)的縮小而減小。使問題進(jìn)一步復(fù)雜的是，隨著電源電壓從 2.5V（或3.3V）降低到28nm工藝的1.8V，為保持相同的動(dòng)態(tài)范圍，必須降低噪聲水平。所以，電容的面積和容值必須加大。

　　輸出驅(qū)動(dòng)器：必須低失真地提供大輸出電流。為了支持驅(qū)動(dòng)耳機(jī)和揚(yáng)聲器所需的大輸出電流，輸出器件必須很大，它也不會(huì)隨工藝技術(shù)的縮小而變小。數(shù)據(jù)轉(zhuǎn)換 器模塊與此一樣，如將在下面更詳細(xì)討論的，當(dāng)工作電壓從2.5V降至1.8V時(shí)，會(huì)對(duì)輸出驅(qū)動(dòng)電路的面積和性能有影響。

　　以下兩節(jié)將探討在28nm工藝、采用1.8V電壓實(shí)現(xiàn)輸出驅(qū)動(dòng)器時(shí)的權(quán)衡與影響。

　　工作電壓對(duì)輸出驅(qū)動(dòng)器性能的制約

　　在65nm和40nm工藝，許多集成的音頻編解碼器的模擬電路使用2.5V的I/O晶體管且實(shí)際上將2.5V器件過驅(qū)至3.3V以提高音頻性能。然 而，在28nm工藝，大多數(shù)SoC設(shè)計(jì)將轉(zhuǎn)而采用1.8V的I/O晶體管。目前，還沒能普遍支持將1.8V晶體管過驅(qū)至2.5V或3.3V。最終結(jié)果是電 源電壓和實(shí)現(xiàn)線和耳機(jī)驅(qū)動(dòng)器的晶體管工作電壓被限制在1.8V。

　　因電源電壓被限制在1.8V，所以對(duì)音頻輸出性能有根本制約。對(duì)線輸出驅(qū)動(dòng)器來說，與3.3V工作電壓時(shí)1.0Vrms的可用輸出電壓擺幅 比，1.8V時(shí)擺幅被限制在僅有0.54Vrms。對(duì)32歐姆的耳機(jī)來說，耳機(jī)驅(qū)動(dòng)器的輸出功率被限制在只有12mW，而以前的65 nm和40nm工藝，耳機(jī)驅(qū)動(dòng)器可從更高的工作電壓提供40mW功率（詳見表1“耳機(jī)功率要求”）。

　　表1： 耳機(jī)功率要求

　　Synopsys測試了13款最新型號(hào)的移動(dòng)多媒體設(shè)備，包括智能手機(jī)、平板電腦、MP3播放器和筆記本電腦，以評(píng)估目前市場上出售的音頻設(shè)備的實(shí)際 性能。在這13款產(chǎn)品中，55％在1.8V工作電壓時(shí)，具有良好性能，就線輸出電壓RMS擺幅來說，其中3款略高于比對(duì)指標(biāo)。圖4所示，一款 0.54Vrms和12mW耳機(jī)驅(qū)動(dòng)器的線驅(qū)動(dòng)器的輸出功能表現(xiàn)良好或優(yōu)于目前市場出售的許多設(shè)備。

　　圖4：一款市售的移動(dòng)多媒體設(shè)備、平板電腦和智能手機(jī)樣品用的耳機(jī)驅(qū)動(dòng)器的輸出功率 。

　　但其他的樣品測試使用了一款專用音頻集成電路（IC），以根據(jù)更好的聆聽體驗(yàn)所需的40mW功率提供更高輸出功率。無論是智能手機(jī)還是平板電腦，都有 公開發(fā)表的拆解報(bào)告，其中指認(rèn)了獨(dú)立、專用音頻編解碼器IC。在這些情況下，使用外部音頻IC消除了28nm工藝對(duì)電源電壓的限制，但代價(jià)是：一個(gè)額外組 件將需要更多系統(tǒng)功耗、更大面積和更高費(fèi)用。

　　此外，也有消費(fèi)類電子產(chǎn)品絕對(duì)要求更高的輸出驅(qū)動(dòng)水平（或出于系統(tǒng)要求或基于消費(fèi)者可覺察到性能差異的市場差異化策略），這使得有必要支持典型的40mW功率要求。在這種情況下，接入3.3V電源有兩種主要途徑：

　　第一個(gè)選擇是接入用于USB接口的3.3V電源。絕大多數(shù)的移動(dòng)多媒體SoC會(huì)有至少一個(gè)USB接口（通常是幾個(gè)），因此有一個(gè)3.3V電源。由于該電源用于高速USB接口，因此，可能存在一個(gè)在不影響USB性能的前提下，可提供的最大負(fù)載電流限制。

　　第二個(gè)選擇是采用現(xiàn)有的1.8V電源、借助電荷泵來產(chǎn)生3.3V正電源及一個(gè)1.8V負(fù)電源（圖5）。由于線輸出和耳機(jī)驅(qū)動(dòng)器需要相對(duì)較低的電流，電 荷泵所需的開關(guān)可以做得很小。負(fù)電源的一個(gè)額外好處是，輸出驅(qū)動(dòng)器是中點(diǎn)接地的，從而生成了一個(gè)真正的接地（True-Ground）配置，它允許音頻編 解碼器的輸出直接連接到其他器件，而不需要大塊頭的直流阻隔電容。

　　圖5：真正接地（True-Ground）的配置提供了一個(gè)以地電位為中心的輸出信號(hào)，它不需要隔直電容。

　　在這兩個(gè)選擇中，1.8V器件都需要進(jìn)行正確的級(jí)聯(lián)以承受3.3V電壓。

為揚(yáng)聲器驅(qū)動(dòng)器找到合適的系統(tǒng)位置

　　對(duì)在28nm工藝整合進(jìn)音頻編解碼器提出特殊挑戰(zhàn)的輸出驅(qū)動(dòng)器是揚(yáng)聲器驅(qū)動(dòng)器。通常情況下，采用3.3V電源供電的揚(yáng)聲器驅(qū)動(dòng)器可提供高達(dá)500mW 功率。為了獲得上好的音頻性能，揚(yáng)聲器的驅(qū)動(dòng)功率不應(yīng)低于250mW。然而，因只有1.8V可用來驅(qū)動(dòng)揚(yáng)聲器驅(qū)動(dòng)器的邏輯門，所以必須顯著增加輸出器件的 體積以支持大電流需求，從而導(dǎo)致往往不可接受的硅片面積成本的增加。

　　結(jié)果是，在28nm SoC內(nèi)集成進(jìn)揚(yáng)聲器驅(qū)動(dòng)器在技術(shù)上并不總是可行或?qū)嶋H的，這使得設(shè)計(jì)師有必要考慮系統(tǒng)級(jí)選項(xiàng)。圖6顯示了在移動(dòng)多媒體系統(tǒng)內(nèi)實(shí)現(xiàn)揚(yáng)聲器驅(qū)動(dòng)器的四種常見 選擇。第一種，是將驅(qū)動(dòng)器完全集成到SoC內(nèi)（圖6a）。第二種，是將整個(gè)音頻編解碼器功能由一個(gè)專用音頻IC來實(shí)現(xiàn)，并使用I2S數(shù)字接口連接專用音頻 IC和SoC（圖6b）。

　　圖6： 移動(dòng)多媒體系統(tǒng)內(nèi)的揚(yáng)聲器驅(qū)動(dòng)器實(shí)施選項(xiàng)。

　　第三種，是將除揚(yáng)聲器驅(qū)動(dòng)器外的所有音頻功能都集成到SoC內(nèi)，并使用一款低成本、專用的揚(yáng)聲器驅(qū)動(dòng)器（圖6c）。第四種選擇，是將揚(yáng)聲器驅(qū)動(dòng)器整合 進(jìn)電源管理IC（PMIC）（圖6d）。因?yàn)镻MIC業(yè)已支持高電壓和大電流，它成為高功率電路合乎邏輯的一個(gè)所在。此外，表2列出了每個(gè)選擇的優(yōu)缺點(diǎn)。

　　表2：在移動(dòng)多媒體系統(tǒng)內(nèi)實(shí)現(xiàn)揚(yáng)聲器驅(qū)動(dòng)器的優(yōu)缺點(diǎn)。

　　總之，基于揚(yáng)聲器驅(qū)動(dòng)器的大功率和大電流要求，它是在1.8V電壓下、以一種有面積效率的方式最難整合的輸出驅(qū)動(dòng)器。為了支持揚(yáng)聲器驅(qū)動(dòng)器，SoC設(shè)計(jì)師必須決定是否將該功能集成到系統(tǒng)內(nèi)的另一個(gè)模塊（如電源管理IC），或采用外部揚(yáng)聲器驅(qū)動(dòng)器對(duì)其進(jìn)行支持。

　　將模擬功能轉(zhuǎn)移到數(shù)字域

　　在智能手機(jī)或平板電腦中，在音頻編解碼器上可能存在三個(gè)數(shù)字宿主。一個(gè)是基帶處理器，它處理語音信號(hào)并送至蜂窩射頻用來發(fā)送和接收。第二個(gè)是應(yīng)用處理器，它處理智能手機(jī)存儲(chǔ)器上的媒體文件。第三個(gè)是藍(lán)牙射頻，它無線連接立體聲耳機(jī)。

　　每個(gè)音頻信號(hào)都工作在不同的時(shí)鐘域。第一個(gè)，工作在通常是13MHz的射頻時(shí)鐘。第二個(gè)，可能工作在480MHz的USB時(shí)鐘。第三個(gè)，可能工作在 16MHz，即藍(lán)牙芯片的典型工作頻率。這樣一個(gè)系統(tǒng)內(nèi)的音頻編解碼器不僅橋接了數(shù)字域和模擬域，它同時(shí)還橋接了數(shù)字生態(tài)系統(tǒng)中的不同時(shí)鐘域。

　　典型的音頻編解碼器將若干模擬信號(hào)源連接在一起并輸出到一個(gè)單一的數(shù)字宿主（digital host）。然而，在當(dāng)今有眾多數(shù)字宿主的系統(tǒng)中，每個(gè)數(shù)字宿主都有其自己的時(shí)鐘域且往往互相并不同步。因此，將大多信號(hào)控制（音量、混合和交換）移到數(shù) 字域，使ADC和DAC盡可能地接近模擬終端就很有好處（圖7）。

　　圖7：借助多個(gè)數(shù)字音頻宿主的基于數(shù)字化的音頻處理。

　　借助將更多的信號(hào)處理從模擬域轉(zhuǎn)到數(shù)字域，音頻編解碼器可以增加遵循摩爾定律的數(shù)字電路的百分比并減少不那么隨工藝的縮小而減小的電路比例。這將導(dǎo)致 一種新的以數(shù)字為中心的架構(gòu)，其中，所有的信號(hào)處理在數(shù)字模塊實(shí)施；而其外圍是模擬電路，不僅包含數(shù)據(jù)轉(zhuǎn)換器，還包含異步采樣率轉(zhuǎn)換器（ASRC）以匹配 輸入時(shí)鐘域。

　　本文小結(jié)

　　隨著移動(dòng)多媒體SoC縮小到28nm工藝技術(shù)，集成音頻編解碼器功能的挑戰(zhàn)將變得更加棘手。系統(tǒng)架構(gòu)師和SoC設(shè)計(jì)師必須考慮到如下五個(gè)重點(diǎn)事項(xiàng)：

　　1. 先進(jìn)節(jié)點(diǎn)所增加的硅成本。與65nm工藝相比，先進(jìn)工藝節(jié)點(diǎn)增加的晶圓成本要求將音頻編解碼器的面積減少25%；

　　2. 音頻編解碼器隨工藝縮小而減小的限制。對(duì)28nm技術(shù)來說，音頻編解？？碼器設(shè)計(jì)中對(duì)I/O器件的使用限制了在保持相同性能的前提下，減少芯片面積的能力；

　　3. 電源電壓制約了輸出驅(qū)動(dòng)器的性能。以1.8V電壓驅(qū)動(dòng)音頻輸出信號(hào)，會(huì)限制輸出驅(qū)動(dòng)的性能；

　　4. 為揚(yáng)聲器驅(qū)動(dòng)器在系統(tǒng)內(nèi)找到合適的位置。揚(yáng)聲器驅(qū)動(dòng)器是將音頻編解碼器整合進(jìn)28nm技術(shù)所遭遇的最具挑戰(zhàn)性的工作。為揚(yáng)聲器驅(qū)動(dòng)器功能找到合適的系統(tǒng)劃分對(duì)優(yōu)化整體性能至關(guān)重要；

　　5. 將模擬功能轉(zhuǎn)移到數(shù)字域?？蓪?duì)音頻編解碼器架構(gòu)進(jìn)行改造，通過用數(shù)字域?qū)崿F(xiàn)更多功能，以充分分享數(shù)字域隨28nm工藝技術(shù)的縮小而減小帶來的好處。

　　總之，將音頻編解碼器整合進(jìn)新一代的SoC的技術(shù)還值得我們?nèi)パ芯亢吞魬?zhàn)！