在ZVS拓?fù)渲羞x擇最優(yōu)的死區(qū)時間

　　很顯然，ZVS導(dǎo)通只有在可用的死區(qū)時間T_dt內(nèi)才可能實現(xiàn)。

　　輸出MOSFET的柵極電容放電，電壓降到Vth以下，

　　輸入MOSFET的輸出電容器完全放電，電壓接近零伏。

　　圖3顯示的是在分析過程中使用的簡化的柵極關(guān)斷電路。由于所有電容都是V_ds的函數(shù)，可以在計算過程中使用等效的充電標(biāo)準(zhǔn)。柵極電荷放電分為3個明顯的階段，如圖4所示。

　　T0-T1：柵極電源電壓從V_gss到平坦的V_gp階段，C_iss放電，假設(shè)關(guān)斷電流是恒定的。在這段間隔時間里，I_goff電流受到驅(qū)動能力的限制，而不是柵極電阻的限制。

　　T1-T2：常規(guī)的平臺時間是從V_ds上升到V_in的這段時間，由于振鈴效應(yīng)，V_ds會超過V_in。柵極電流受到柵極環(huán)路總電阻的限制。

　　T2 – T3：在輸出MOSFET里的電流下降時間。

　　可以用這些公式計算三個時間間隔：

　　用來計算T_GSP的C_iss0不是從數(shù)據(jù)表里找來的，只是當(dāng)MOSFET完全導(dǎo)通，V_ds = 0V情況下的數(shù)值。對于具有極高元胞密度、溝槽式柵極和電荷均衡結(jié)構(gòu)的超低R_DS(ON) MOSFET，C_iss0可能比在中壓條件下的C_iss高4到5倍。這里沒有功率損耗，但這段間隔時間會占到可用死區(qū)時間的主要部分。T_GPT的計算公式定義了根據(jù)驅(qū)動狀況實現(xiàn)關(guān)斷過程中的總電壓上升時間和電流下降時間。這是不充分的粗略估算，因為電流下降時間取決于很多外部參數(shù)，例如PCB印制線的電感、封裝的源電感及輸出電壓。這些因素決定了在柵極驅(qū)動上的初級環(huán)路電流的di/dt。然而，這里要關(guān)注的焦點(diǎn)問題是輸入MOSFET在達(dá)到零電壓狀態(tài)，可以用過另一種方式來確定這種狀態(tài)。既然高邊MOSFET里的電降到零，流在低邊MOSFET里的電流分量也為零。這樣就可以簡單地估算輸出電容放電所需的時間，大約是L_pcb 和 C_oss的一個諧振周期的四分之一。

　　假設(shè)PCB印制線的電感遠(yuǎn)小于泄漏電感Llk，在TDSD時間內(nèi)，變壓器的回路電流不變。有了這個假設(shè)后，我們就可以描述死區(qū)時間T_dt的完整時序要求。

　　對于具有高V_th的器件來說，最終的計算結(jié)果有點(diǎn)保守。在柵極電壓達(dá)到V_th前的上升時間要更長一些，這段時間會加到死區(qū)時間里。

　　在IBC轉(zhuǎn)換器上的測試結(jié)果

　　上面的分析已經(jīng)在SiR882ADP得到驗證，這款高性能MOSFET定位在高頻DC-DC轉(zhuǎn)換器。器件的相關(guān)規(guī)格見表1。測試平臺是在200kHz下工作的48V~9.6V IBC轉(zhuǎn)換器。最初的設(shè)計把死區(qū)時間設(shè)定為20ns。根據(jù)表1的數(shù)值，顯然這個死區(qū)時間是足夠的。

　　圖5a至圖5c顯示的是50ns、75ns和20ns這三個不同死區(qū)時間的開關(guān)節(jié)點(diǎn)的波形。圖6顯示的是整個轉(zhuǎn)換器的功率損耗，功率損耗是不同死區(qū)時間的函數(shù)。最小損耗的最優(yōu)開關(guān)發(fā)生在死區(qū)時間為50ns的情況下，跟計算結(jié)果一樣。在20ns死區(qū)時間時，低邊MOSFET導(dǎo)通，開關(guān)節(jié)點(diǎn)電壓為Vin，會產(chǎn)生共通損耗。75ns情況下的波形看起來很清楚，具有額外的安全裕量，二極管導(dǎo)通的時間也增加了。圖6顯示了這個影響：隨著電流加大，二極管損耗逐步增加。