數(shù)字控制DC／DC變換器中ADC的設計

摘要：文中介紹了一種無需外部時鐘、可抵消部分工藝偏差的差分延遲線ADC，并對其建模。該ADC結構簡單、控制信號在內部產生、轉換速率快、功耗低，可應用在高頻數(shù)字DC／DC控制芯片中。在0．13μmCMOS工藝下仿真表明，在采樣電壓0．7～1．5V范圍內，該ADC輸出沒有明顯偏移，線性度良好。
關鍵詞：DC／DC；延遲線ADC；DPWM

DC／DC變換器有兩種控制方式：模擬控制方式和數(shù)字控制方式。傳統(tǒng)的DC／DC變換器一般采用模擬控制方式，它具有體積小，功耗低等優(yōu)點，但易受噪聲影響。而數(shù)字控制的DC／DC變換器對工藝參數(shù)和環(huán)境不敏感、控制算法可通過編程實現(xiàn)、易于集成，且能大大縮短產品的開發(fā)周期。正是由于數(shù)字控制方式的這些優(yōu)點，數(shù)字DC／DC變換器得到人們的廣泛關注。

1 DC／DC變換器結構
數(shù)字控制器主要由模數(shù)轉換器(ADC)、數(shù)字補償器(Digital Compensator)和數(shù)字脈沖寬度調制器(DPWM)組成。一種常用的數(shù)字控制器如圖1所示。主電路輸出電壓與基準電壓經ADC進行比較并轉換為相應的數(shù)字誤差信號，數(shù)字補償器則根據誤差進行補償?shù)玫浇o定數(shù)字信號。經DPWM轉換成時間信號，控制主電路開關通斷。

2 延遲線ADC
標準CMOS工藝下一個邏輯門延遲td與電源電壓VDD叻有這樣一個關系

其中，K是一個與器件和工藝有關的常數(shù)，Vth是MOS器件的閾值電壓。當VDD大于Vth時，td可看作與VDD成反比。
延遲線ADC由延遲鏈、寄存器組和譯碼電路組成，結構如圖2所示。一串延遲單元組成延遲鏈。一種可行的延遲單元的結構如圖3所示。它由一個反相器與一個或非門級聯(lián)得到。每個延遲單元都有一個輸入端，一個復位端和一個輸出端。