基于NAND Flash的數(shù)據(jù)存儲(chǔ)系統(tǒng)設(shè)計(jì)
加入技術(shù)交流群
3．3 FPGA配置電路模塊
本系統(tǒng)在FPGA配置電路中采用了主串配置模式。外部的配置芯片選用了XCF04S系列的PROM串行配置芯片。當(dāng)系統(tǒng)上電時(shí)，芯片以主動(dòng)配置方式來(lái)實(shí)現(xiàn)系統(tǒng)中FPGA的硬件配置。通過(guò)高速的串行接口，整個(gè)芯片的配置工作可以在很短的時(shí)間內(nèi)完成。
3．4 電源模塊
電源模塊不僅能夠?yàn)橄到y(tǒng)各器件提供各種高性能的功率輸出，還能夠選擇合適的旁路、去耦電容來(lái)濾除各種干擾信號(hào)，保證系統(tǒng)的穩(wěn)定工作。本系統(tǒng)電源模塊采用了TI公司的TPS75003芯片配置相應(yīng)的外圍電路，實(shí)現(xiàn)了由5 V輸入電壓到3．3 V、2．5 V和1．2 V輸出電壓的精確轉(zhuǎn)換。
4 系統(tǒng)驗(yàn)證與分析
在系統(tǒng)的軟硬件程序設(shè)計(jì)完成并生成BIT流文件后，下載到FPGA電路板上，結(jié)合PC機(jī)中的專用軟件對(duì)系統(tǒng)功能進(jìn)行驗(yàn)證測(cè)試。
4．1 對(duì)NAND Flash的操作驗(yàn)證
在數(shù)據(jù)存儲(chǔ)硬件系統(tǒng)設(shè)計(jì)過(guò)程中，用戶IP核設(shè)計(jì)得好壞決定著整個(gè)系統(tǒng)設(shè)計(jì)的成敗。系統(tǒng)IP核設(shè)計(jì)中集成了Flash控制器、DMA控制器以及數(shù)據(jù)和地址FIFO，為驗(yàn)證該IP核是否能正常工作，對(duì)其進(jìn)行了Flash操作驗(yàn)證。示波器捕獲的讀Flash存儲(chǔ)器ID號(hào)時(shí)序圖如圖5所示。其中通道0～4分別代表Flash的CE(片選)、ALE(地址鎖存)、CLE(命令鎖存)、RE(讀)、WE(寫)信號(hào)。圖中Flash陣列的4片F(xiàn)lash的ID號(hào)都為EC DC 10 95 54，這與實(shí)際Flash ID相符。實(shí)驗(yàn)證明，F(xiàn)lash存儲(chǔ)器的ID號(hào)是準(zhǔn)確的。本文引用地址：http://2s4d.com/article/149111.htm
4．2 文件登記表驗(yàn)證
實(shí)驗(yàn)中在Flash存儲(chǔ)器的特定位置存有標(biāo)記數(shù)據(jù)特征的文件登記表，應(yīng)用程序讀取文件登記表中的信息并將相應(yīng)數(shù)據(jù)傳輸?shù)絇C機(jī)上進(jìn)行后期分析。文件登記表的存儲(chǔ)內(nèi)容有：文件名、實(shí)驗(yàn)的次數(shù)、存儲(chǔ)數(shù)據(jù)的長(zhǎng)度、本次存儲(chǔ)的首尾地址以及下次存儲(chǔ)的首地址等。
圖6為某次存儲(chǔ)實(shí)驗(yàn)的文件登記表信息，圖中前8個(gè)字節(jié)為文件名，往后依次為實(shí)驗(yàn)次數(shù)和數(shù)據(jù)通道數(shù)。本次實(shí)驗(yàn)中存儲(chǔ)的長(zhǎng)度為50 MB，存儲(chǔ)首地址和存儲(chǔ)尾地址分別為0x0115、0x0178。由于所用的存儲(chǔ)策略為4片流水線式存儲(chǔ)，每片F(xiàn)lash每塊為128 KB，4片組成的模塊中每個(gè)大塊為512 KB(128 KB×4)，所以可以計(jì)算出存儲(chǔ)的數(shù)據(jù)為512 KB×(0x0178-0x0115+1)=50 MB。這與所指定的本次存儲(chǔ)數(shù)據(jù)的長(zhǎng)度吻合，表明存儲(chǔ)系統(tǒng)正確可靠。
評(píng)論