采用FPGA與SRAM的大容量數(shù)據(jù)存儲的設(shè)計

　　程序中，在進行讀寫操作時，片選使能信號CE_SRAM及輸出使能信號OE_SRAM始終為低電平。

　　第0時刻到第2時刻在進行寫操作：第0時刻地址線addr_SRAM和數(shù)據(jù)線data_SRAM同時賦新值，控制線WE_SRAM、LB_SRAM、UB_SRAM要經(jīng)歷一個窄脈沖的變化過程，RAM在獲取到此控制線下降沿信息后，便知開始進行寫操作。需要注意的是，雖然數(shù)據(jù)在第0時刻已賦到數(shù)據(jù)線上，但因為寫操作是控制線低電平有效，所以數(shù)據(jù)線上真正發(fā)生數(shù)據(jù)更新是在控制線變?yōu)榈碗娖街螅虼耍瑪?shù)據(jù)線上的實際更新時刻是在第2個時刻。

　　第3、4狀態(tài)是進行讀操作：在讀寫轉(zhuǎn)換時刻，也就是在第3時刻如前所述需給數(shù)據(jù)線上送高阻態(tài)。這樣，讀取數(shù)據(jù)的時序關(guān)系由系統(tǒng)時鐘進行控制，在第3時刻給地址線上送要讀取的地址，第4時刻將數(shù)據(jù)端口上的數(shù)據(jù)送出。這里需注意的是，讀取數(shù)據(jù)要比讀取地址晚一個時刻。從而，完成了對外部RAM的讀寫操作控制。

　　4結(jié)論

　　該系統(tǒng)已應(yīng)用在羅蘭—C導(dǎo)航接收機的信號處理中。實驗證明，此設(shè)計可靠穩(wěn)定地完成了大容量高速異步數(shù)據(jù)存儲，進一步提高了系統(tǒng)的性能。