一種基于FPGA的線陣CCD瞬態(tài)光譜信息采集系統(tǒng)設計

　　系統(tǒng)結(jié)構(gòu)

　　系統(tǒng)的結(jié)構(gòu)原理框圖，如圖1所示。系統(tǒng)主要包括CCD數(shù)據(jù)采集模塊電路、輸出信號前置放大電路、帶模擬前端的AD轉(zhuǎn)換電路、FPGA驅(qū)動及控制電路和USB接口電路等五部分。　　

 

　　系統(tǒng)上電后，上位機程序通過USB設備向FPGA發(fā)送控制命令，USB設備在該命令控制下完成對FPGA數(shù)據(jù)采集參數(shù)的初始化設置。FPGA根據(jù)初始化后的采集參數(shù)，產(chǎn)生相對應的TCD1304DG驅(qū)動時序，使之在該驅(qū)動時序的嚴格控制下工作。CCD采集模塊輸出的模擬信號經(jīng)過前置放大電路處理后，進入專用視頻信號處理器AD80066完成模擬前端處理和A/D數(shù)據(jù)轉(zhuǎn)換，由FPGA片上高速FIFO實現(xiàn)數(shù)據(jù)緩存，然后通過USB接口將數(shù)據(jù)從FIFO中讀出，傳輸給上位機以進行后期數(shù)據(jù)分析和處理。

　　系統(tǒng)的硬件構(gòu)成

　　FPGA驅(qū)動及控制模塊

　　本系統(tǒng)采用Xilinx公司Spartan-3系列的XC3S1000芯片，它具有很高性價比和豐富的邏輯資源，能滿足采集系統(tǒng)的要求。FPGA作為該數(shù)據(jù)采集系統(tǒng)的控制核心，主要用來產(chǎn)生TCD1304DG的驅(qū)動時序、控制AD80066完成數(shù)據(jù)采樣、合理配置內(nèi)部FIFO用于緩存數(shù)據(jù)、通過USB接口通信模塊將數(shù)據(jù)正確地傳輸?shù)缴衔粰C中。

　　CCD模塊電路

　　系統(tǒng)采用TCD1304DG作為感光元件，它是一款高靈敏度、低暗電流噪聲、寬動態(tài)范圍的線陣CCD器件。內(nèi)部集成有驅(qū)動電路、采樣保持電路，尤其是電子快門功能更便于探測爆轟之類的瞬時事件。TCD1304DG傳感器工作時需要3路驅(qū)動時鐘，包括轉(zhuǎn)移脈沖SH、光積分控制脈沖 ICG 和主時鐘脈沖M。通過對TCD1304DG的時序分析，在本設計中采用Verilog HDL語言進行編程，以完成TCD1304DG的驅(qū)動時序脈沖設計。

　　由于光積分時間的長短與CCD器件輸出信號的強弱有關(guān)，選擇合適的光積分時間將關(guān)系到CCD輸出信號的質(zhì)量。因此，本設計中采用了在FPGA內(nèi)部控制線陣CCD光積分時間，實現(xiàn)曝光時間的自動控制。啟動CCD的電子快門功能調(diào)節(jié)時，最小的曝光時間將達到10ms。